PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2000011649 A

(43) Date of publication of application: 14.01.00

(54) SEMICONDUCTOR DEVICE


(57) Abstract:

PROBLEM TO BE SOLVED: To stably generate an internal power supply voltage at a desired level with a low occupation area and a low current consumption.

SOLUTION: An internal power supply circuit 1 generates internal power supply voltages Vccp and Vccs from an external power supply voltage Vext. A voltage level control circuit 10 adjusts the voltage level and temperature characteristics of the internal power supply voltages that are generated by the internal power supply circuit 1. The internal power supply circuit 1 generates an internal power supply voltage with negative or zero temperature characteristics at a low-temperature region positive temperature characteristics at a high-temperature region. Also, the voltage level control circuit 10 includes a configuration for driving a level conversion circuit for deciding the operation lower-limit region of the external power supply voltage of a configuration internal power supply circuit for optimizing the capacitance of a sense power supply line stabilization capacitor for driving amplification circuit 300 or for forcibly driving an

internal voltage-drop circuit when power is turned on.

COPYRIGHT: (C)2000, JPO



(51) Int. CI

G11C 11/407

G05F 3/24

G05F 3/26

G11C 5/14

G11C 11/413

G11C 11/409

(21) Application number: 10181125

(22) Date of filing: 26.06.98

(71) Applicant:

MITSUBISHI ELECTRIC CORP

(72) Inventor:

MITSUI KATSUKICHI FURUYA KIYOHIRO KONO TAKASHI



(19)日本国特許庁 (JP)

(12)公開特許公報(A)

(11)特許出願公開番号 特開2000—11649

(P2000-11649A) (43)公開日 平成12年1月14日(2000.1.14)

(51)Int.Cl. 7	識別記号		FΙ				テーマコート・	(参考)
G11C 11/407			G11C	11/34	354	F	5B015	
G05F 3/24			G05F	3/24		Z	5B024	
3/26				3/26			5H420	
G11C 5/14			G11C	5/14				
11/413				11/34	335	A		
		審査請求	未請求	請求項の数28	OL	(全45]	頁) 最終頁	に続く

審査請求 未請求 請求項の数28 O L (全45頁) 最終頁に続く
(21)出願番号 特願平10-181125 (71)出願人 000006013 三菱電機株式会社 東京都千代田区丸の内二丁目 2番 3 号 (72)発明者 光井 克吉 東京都千代田区丸の内二丁目 2番 3 号 三菱電機株式会社内 (72)発明者 古谷 清広 東京都千代田区丸の内二丁目 2番 3 号 三菱電機株式会社内 (72)発明者 古谷 清広 東京都千代田区丸の内二丁目 2番 3 号 三菱電機株式会社内 (74)代理人 100064746 弁理士 深見 久郎 (外 3 名)


最終頁に続く

(54) 【発明の名称】半導体装置

(57)【要約】

【課題】 低占有面積かつ低消費電流で安定に所望のレベルの内部電源電圧を生成する。

【解決手段】 内部電源回路(1)で、外部電源電圧(Vext)から内部電源電圧(Vccp, Vccs)を生成する。電圧レベル制御回路(10)は、この内部電源回路(1)の発生する内部電源電圧の電圧レベルおよび温度特性を調整する。内部電源回路(1)は、内部電源電圧を、低温領域で負または0の温度特性を有し、高温領域で正の温度特性を有する内部電源電圧を生成し、また電圧レベル制御回路(10)は、このセンスアンプ回路(300)駆動用のセンス電源線安定化容量の容量値を最適化する構成内部電源回路の外部電源電圧の動作下限領域を確定するレベル変換回路または、電源投入時、強制的に内部降圧回路を駆動する構成を含む。



30

2

【特許請求の範囲】

【請求項1】 外部電源電圧から内部電源電圧を生成するための内部電源回路、

前記内部電源回路からの内部電源電圧を利用する内部回路、

前記内部電源電圧を伝達する内部電源線に結合される容量素子、および前記容量素子の容量値を調整するための手段を備える、半導体装置。

【請求項2】 前記内部電源回路は、

第1の基準電圧を発生する手段と、

前記第1の基準電圧と異なる電圧レベルの第2の基準電圧を発生する手段と、

切替信号に応答して、前記第1および第2の基準電圧の 一方を選択する選択手段と、

前記選択手段からの基準電圧と前記内部電源線上の電圧 とに従って前記外部電源電圧を供給するノードから前記 内部電源線へ電流を供給する降圧回路とを備える、請求 項1記載の半導体装置。

【請求項3】 特定の動作モードを指定する特定動作モード指示信号に応答して、前記第1の基準電圧発生手段 20 の発生する第1の基準電圧を外部から設定可能にするためのモード設定手段をさらに備える、請求項2記載の半導体装置。

【請求項4】 前記内部回路は、

行列状に配列される複数のメモリセルと、

各前記列に対応して配置され、活性化時、各々が前記内 部電源電圧を利用して対応の列のメモリセルのデータの 検知および増幅を行なう複数のセンスアンプを含む、請 求項1記載の半導体装置。

【請求項5】 前記内部回路は、

複数のメモリセルと、

前記複数のメモリセルの選択メモリセルのデータを外部へ出力するための出力回路とを含み、前記出力回路は、前記内部電源電圧を一方動作電源電圧として動作して前記選択メモリセルのデータの電圧レベルを変換するためのレベル変換回路を含む、請求項1記載の半導体装置。

【請求項6】 第1の温度領域で負またはゼロの温度特性を有しかつ前記第1の温度領域よりも高温の第2の温度領域が正の温度特性を有するように基準電圧を発生する手段および前記基準電圧と電源電圧とを比較し、該比 40 較結果に従って前記電源電圧のレベルを調整する手段を備える、半導体装置。

【請求項7】 前記基準電圧発生手段は、

同一材料で形成される第1および第2の抵抗素子の抵抗 比に比例する第1の電圧を発生する第1の電圧発生手段 と、

互いに異なる材料で形成される第3および第4の抵抗素 子の抵抗比に比例する第2の電圧を発生する第2の電圧 発生手段と、

前記第1および第2の電圧発生手段からの第1および第 50 ノードと内部電源電圧を伝達する内部電源線との間に結

2の電圧を受けて、これらの第1および第2の電圧のうちの高い方の電圧のレベルに応じた電圧を前記基準電圧として発生するOR手段を備える、請求項6記載の半導体装置。

【請求項8】 前記基準電圧発生手段は、

電源ノードと第1のノードとの間に接続される第1の抵 抗素子と、前記電源ノードと第2のノードとの間に接続 されかつそのゲートが前記第2のノードに接続される第 1の絶縁ゲート型電界効果トランジスタと、前記第1の ノードと第3のノードとの間に接続されかつそのゲート が前記第2のノードに接続される第2の絶縁型電界効果 トランジスタと、前記第2および第3のノードに結合さ れ、前記第2および第3のノードに同じ大きさの電流を 流すための第1のカレントミラー回路と、前記第1の絶 縁ゲート型電界効果トランジスタとカレントミラー回路 を構成し、前記電源ノードから電流を供給する第1の電 流源トランジスタと、前記第1の電流源トランジスタか らの電流を電圧に変換して前記第1の基準電圧を生成す る第2の抵抗素子とを含む第1の基準電圧発生回路と、 前記電源ノードと第4のノードとの間に接続される第3 の抵抗素子と、前記電源ノードと第5のノードとの間に 接続されかつそのゲートが前記第5のノードに接続され る第3の絶縁ゲート型電界効果トランジスタと、前記第 4のノードと第6のノードとの間に接続されかつそのゲ ートが前記第5のノードに接続される第4の絶縁ゲート 型電界効果トランジスタと、前記第5および第6のノー ドに結合され、前記第5および第6のノードに同じ大き さの電流を流す第2のカレントミラー回路と、前記第3 の絶縁ゲート型電界効果トランジスタとカレントミラー 回路を構成し、前記第3の絶縁ゲート型電界効果トラン ジスタを流れる電流に対応する大きさの電流を供給する 第2の電流源トランジスタと、前記第2の電流源トラン ジスタからの電流を電圧に変換して前記第2の基準電圧 を生成する第4の抵抗索子とを含む第2の基準電圧発生 回路とを含む、請求項6記載の半導体装置。

【請求項9】 前記第4の抵抗素子は、ゲートとドレインが相互接続された絶縁ゲート型電界効果トランジスタを備える、請求項8記載の半導体装置。

【請求項10】 前記第3の抵抗素子は、高融点金属シリサイドで構成され、前記第4の抵抗素子は、不純物拡散抵抗で構成される、請求項8記載の半導体装置。

【請求項11】 前記OR手段は、前記第1および第2の電圧をゲートに受けかつソースが相互接続されるソース結合トランジスタと、前記ソース結合トランジスタにソースが接続されかつそのゲートおよびドレインが接続される出力トランジスタとを備え、前記出力トランジスタのドレインから前記基準電圧が出力される、請求項7記載の半導体装置。

【請求項12】 外部からの電源電圧を受ける外部電源 ノードと内部電源電圧を伝達する内部電源線との間に結

1

合される電流ドライブトランジスタ、

基準電圧と前記内部電源線上の内部電源電圧とを受け、前記基準電圧および前記内部電源電圧のレベルをともに変換して出力するレベル変換回路、および前記レベル変換回路からのレベル変換された基準電圧およびレベル変換された内部電源電圧を比較し、該比較結果に従って前記電流ドライブトランジスタのコンダクタンスを調整する比較回路を備える、半導体装置。

【請求項13】 前記比較回路は、

前記外部電源ノードに結合されて電流を供給するカレン 10 トミラー段と、

前記カレントミラー段と接地ノードとの間に結合され、 それぞれのゲートに前記レベル変換された内部電源電圧 およびレベル変換された基準電圧を受ける絶縁ゲート型 電界効果トランジスタ対とを含み、前記絶縁ゲート型電 界効果トランジスタ対のそれぞれの一方導通ノードは共 通に接地電圧を受けるように結合される、請求項12記 載の半導体装置。

【請求項14】 前記レベル変換回路は、

第1のノードと第2のノードとの間に結合されかつ前記 20 内部電源電圧をゲートに受ける第1の絶縁ゲート型電界 効果トランジスタと、

前記第1のノードと第3のノードとの間に結合されかつ 前記基準電圧をゲートに受ける第2の絶縁ゲート型電界 効果トランジスタと、

前記第2のノードと接地ノードとの間に結合されかつそ のゲートが前記第3のノードに結合される第3の絶縁ゲ ート型電界効果トランジスタと、

前記第3のノードと前記接地ノードとの間に結合されかつそのゲートが前記第3のノードに結合される第4の絶 30 縁ゲート型電界効果トランジスタとを含み、

前記レベル変換された基準電圧が前記第3のノードから 出力され、かつ前記レベル変換された内部電源電圧が前 記第2のノードから出力され、かつさらに前記第1から 第4の絶縁ゲート型電界効果トランジスタは同一導電型 である、請求項12記載の半導体装置。

【請求項15】 第1のノードと第2のノードの間に直列に接続される複数の同一導電型の絶縁ゲート型電界効果トランジスタを備え、

前記複数の絶縁ゲート型電界効果トランジスタの各々の 40 ゲートは、1つトランジスタを間に置いたトランジスタ 間接続ノードに接続され、各トランジスタ間接続ノードは、前記第1および第2のノード間の電圧を分圧した電圧を出力するノードとなる、半導体装置。

【請求項16】 前記複数の絶縁ゲート型電界効果トランジスタのバックゲートは、隣接する2つの絶縁ゲート型電界効果トランジスタのバックゲートが共通に該隣接する2つの絶縁ゲート型電界効果トランジスタの一方の第1の導通ノードに接続されるように接続される、請求項15記載の半導体装置。

【請求項17】 一定の電流を供給する定電流源、

直列に接続される複数の抵抗素子を含み、前記定電流源 からの電流を受けて第1および第2の基準電圧を発生す る基準電圧発生回路、

前記第1および第2の基準電圧それぞれに従って第1および第2の内部電源電圧を外部電源電圧から生成する降 圧回路、

行列状に配列される複数のメモリセル、

各列に対応して設けられ、かつ対応の列上のメモリセルのデータを前記第1の内部電源電圧を利用して検知し増幅する複数のセンスアンプ、および前記第2の内部電源電圧を使用して、前記メモリセルアレイのメモリセル選択動作を行なう周辺回路を備える、半導体装置。

【請求項18】 前記基準電圧発生回路は、前記定電流源からの電流を受ける第1のノードと第2のノードとの間に直列に接続される複数の同一導電型の絶縁ゲート型電界効果トランジスタを備え、前記複数の絶縁ゲート型電界効果トランジスタの各々のゲートは、1つトランジスタを間に置いたトランジスタ間接続ノードに接続され、前記第1のノードから前記第2の基準電圧が出力され、前記第1のノードに隣接する第2の接続ノードまたは前記第2の接続ノードに隣接する第3の接続ノードから前記第1の基準電圧が出力される、請求項17記載の半導体装置。

【請求項19】 複数の直列接続される遅延段を含み、 動作モード指示信号を受ける遅延チェーン、

前記遅延チェーンの所定の複数のノードの信号をデコードして活性化信号を発生するデコード回路、および前記デコード回路からの活性化信号の活性化に応答して活性化され、内部電源電圧と基準電圧との差に従って前記内部電源電圧の電圧レベルを調整する降圧回路を備え、前記降圧回路は、前記内部電源電圧と前記基準電圧とを比較するための比較回路と、前記比較回路の出力信号に従って外部電源ノードから前記内部電源電圧を伝達する内部電源線へ電流を供給する電流ドライブトランジスタとを含む、半導体装置。

【請求項20】 前記デコード回路は、

前記降圧回路を活性化する第1の活性化信号と、該活性 化された降圧回路の比較回路の動作電流を所定期間増加 させる第2の活性化信号とを生成する手段を含む、請求 項19記載の半導体装置。

【請求項21】 前記デコード回路は、前記動作モード指示信号の活性化および非活性化それぞれに応答して前記第2の活性化信号を活性化する手段を含む、請求項20記載の半導体装置。

【請求項22】 前記降圧回路は、互いに異なる電圧レベルの内部電源電圧をそれぞれ生成する第1および第2の内部降圧回路を含み、前記第1および第2の活性化信号はともに前記第1の内部降圧回路へ与えられる、請求50 項20記載の半導体装置。

前記降圧回路は、互いに異なる電圧レ 【請求項23】 ベルの内部電源電圧を生成する第1および第2の内部降 圧回路を含み、

前記第1および第2の活性化信号は、それぞれ、前記第 1および第2の内部降圧回路へ与えられる、請求項20 記載の半導体装置。

【請求項24】 外部電源ノードと内部電源線との間に 結合される電流ドライブトランジスタ、

活性化時、基準電圧と前記内部電源線上の電圧に各々対 応する電圧を比較し、該比較結果に従って前記電流ドラ 10 イブトランジスタのコンダクタンスを制御する比較回 路、および前記内部電源電圧のレベルに応じて前記比較 回路を活性化する活性化手段を備える、半導体装置。

【請求項25】 前記活性化手段は、前記内部電源電圧 と前記基準電圧との差に従って前記比較回路を活性化す る手段を含む、請求項24記載の半導体装置。

【請求項26】 前記活性化手段は、

前記基準電圧と異なる別の基準電圧と前記内部電源電圧 との差に従って前記比較回路を活性化する手段を含む、 請求項24記載の半導体装置。

【請求項27】 前記活性化手段は、

前記内部電源電圧と前記外部電源電圧との差に応じて前 記比較回路を活性化する手段を含む、請求項24記載の 半導体装置。

【請求項28】 前記活性化手段は、前記内部電源電圧 と前記外部電源電圧の差が所定値以下となると前記比較 回路を非活性化する手段を含む、請求項24から26の いずれかに記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は半導体装置に関 し、特に、内部で所望のレベルの電圧を発生する内部電 圧発生回路の構成に関する。

[0002]

【従来の技術】図47は、従来の半導体記憶装置の全体 の構成を概略的に示す図である。図47において、半導 体記憶装置は、行列状に配列される複数のメモリセルM Cを有するメモリセルアレイ100を含む。メモリセル アレイ100において、メモリセルMCの各行に対応し てワード線WLが配置され、メモリセルMCの各列に対 40 応してピット線対BLPが配置される。ピット線対BL Pとワード線WLの交差部に対応してメモリセルMCが 配置される。

【0003】この半導体記憶装置はさらに、外部からの アドレス信号ADDを取込み内部アドレス信号を生成す るアドレス入力バッファ200と、アドレス入力バッフ ァ200からの内部行アドレス信号に従ってメモリセル アレイ100のアドレス指定された行に対応するワード 線WLを選択状態へ駆動する行選択回路250と、選択 行に接続されたメモリセルのデータの検知、増幅および 50

ラッチを行なうセンスアンプ回路300と、アドレス入 カバッファ200からの内部列アドレス信号に従ってメ モリセルアレイ100のアドレス指定された列を選択す る列選択回路350と、列選択回路350により選択さ れた列のメモリセルとデータの授受を行なう入出力回路 400とを含む。

【0004】行選択回路250は、アドレス入力バッフ ァ200からの内部行アドレス信号をデコードするロウ デコーダと、このロウデコーダの出力信号に従ってアド レス指定されたワード線を選択状態へ駆動するワード線 ドライブ回路を含む。列選択回路350は、アドレス入 カバッファ200からの内部列アドレス信号をデコード するコラムデコーダと、このコラムデコーダからの列選 択信号に従ってメモリセルアレイのアドレス指定された 列を内部データバス (明確に示さず) へ接続する IOゲ ート回路を含む。センスアンプ回路300は、ピット線 対BLPそれぞれに対応して設けられ、活性化時対応の ビット線対の電位を差動増幅するセンスアンプを含む。

【0005】この半導体記憶装置は、さらに、外部から 20 与えられる電源電圧Vextを降圧して内部電源電圧V ccpおよびVccsを生成する内部電源回路500を 含む。この内部電源回路500からの内部電源電圧Vc cpは、周辺回路、すなわちアドレス入力バッファ20 0、行選択回路250、列選択回路350および入出力 回路400へ与えられる。内部電源電圧Vccsは、セ ンスアンプ回路300へ与えられる。

【0006】内部電源電圧Vccpは、内部電源電圧V ccsの電圧レベル以上である。周辺回路へ、高い内部 電源電圧Vccpを与えることにより、周辺回路を高速 で動作させる。一方、内部電源電圧Vccpよりも低い 内部電源電圧Vccsをセンスアンプ回路300へ与え ることにより、ビット線の充放電電流の低減およびビッ ト線信号振幅の低減による高速センス動作を実現する。 また、メモリセルMCが、ダイナミック・ランダム・ア クセス・メモリ (DRAM) の場合、アクセストランジ スタとキャパシタとで構成されており、このキャパシタ 絶縁膜に大きな電圧が印加されるのを防止し、キャパシ 夕絶縁膜の信頼性を保証し、さらに電圧Vccsの1. 5倍程度の大きさの高電圧が印加されるワード線の信頼 性を保証する。

【0007】なお、アドレス入力パッファ200および 入出力回路400において、外部装置との間のインタフ ェースをとる部分においては、外部電源電圧Vextが 用いられる。しかしながら、図47において、これは示 していない。

【0008】半導体記憶装置の記憶容量が増大するにつ れて、その構成要素であるMOSトランジスタも微細化 される。一方、プロセッサおよびロジックなどの外部装 置の動作電源電圧は、これらは半導体記憶装置ほど微細 化が進んでいないため、その動作速度を維持するため、

比較的高く設定される。また、前世代の半導体記憶装置 との電源電圧の互換性を保持する必要がある。このた め、外部電源電圧Vextを、内部電源回路500で降 圧して内部電源電圧VccpおよびVccsを生成する ことにより、前世代の半導体記憶装置との互換性を維持 しまたシステム電源電圧との互換性を維持する。

【0009】図48は、図47に示す内部電源回路50 0の構成を概略的に示す図である。図48において、内 部電源回路500は、基準電圧Vrefsを生成する基 準電圧発生回路502sと、基準電圧Vrefpを生成 10 する基準電圧発生回路502pと、内部電源電圧Vcc sと基準電圧Vrefsの差に従って、外部電源電圧V extを受けるノードから電流を供給して内部 (セン ス) 電源電圧Vccsの電圧レベルを調整する降圧回路 504sと、内部 (周辺) 電源電圧Vccpと基準電圧 Vrefpの差に従って外部電源電圧Vextを受ける ノードから電流を内部電源線に供給して内部電源電圧V ccpの電圧レベルを調整する降圧回路504pを含 む。基準電圧発生回路502sおよび降圧回路504s により、センスアンプのための内部電源電圧を生成する 20 センス電源回路が構成され、基準電圧発生回路502p および降圧回路504pにより、周辺回路に対する内部 電源電圧Vccpを生成する周辺電源回路が構成され る。センス電源回路および周辺電源回路を別々に設ける のは以下の理由による。

【0010】図47に示すセンスアンプ回路300の動 作時において、選択ワード線WLに接続されるビット線 対BLPにおいて充放電が行なわれる。このセンスアン ブ動作時における充放電電流は、比較的大きな電流値を 有しており、この大きな電流消費を補償するために、セ ンス電源回路の降圧回路504sは、大きな電流駆動力 が必要とされる。しかしながら、ビット線対BLPの充 放電を行なうだけでよく、内部電源電圧(以下、センス 電源電圧と称す) Vccsを高速で元の状態に復帰させ る必要はなく、したがって降圧回路504sは、高速応 答性はそれほど要求されない。一方、周辺電源回路の降 圧回路504pにおいては、周辺回路動作時において は、これらの周辺回路を高速でかつ安定に動作させるた めに、内部電源電圧(以下、周辺電源電圧と称す) Vc cpの電圧変動を高速で補償する必要があり、高速応答 40 特性が要求される。一方、周辺回路動作時においては、 センスアンプ動作時に比べて小さな電流が消費されるだ けである。したがって、周辺電源回路の降圧回路504 pは、比較的駆動電流量は小さいものの、高速応答特性 を有することが要求される。これらの異なる要求される 特性のために、センス電源回路および周辺電源回路が別 々に設けられる。

[0011]

【発明が解決しようとする課題】従来の半導体記憶装置

に対し別々に電源回路が設けられる。センス電源電圧V ccsと周辺電源電圧Vccpは、電圧レベルが異なる ため、これらの電源電圧VccsおよびVccpの電圧 レベルを決定する基準電圧VrefsおよびVrefp も、それぞれ別々の基準電圧発生回路502sおよび5 02pから生成される。このため、内部電源回路500 において基準電圧発生回路が占める面積が大きくなり、 回路占有面積を低減することができないという問題があ る。また、これらの基準電圧発生回路502sおよび5 02pが別々に設けられているため、基準電圧Vref sおよびVrefpの電圧レベル調整時、これらを別々 に調整する必要があり、その電圧レベル調整(トリミン グ) の手間がかかるという問題があった。

【0012】図49は、図48に示す降圧回路504s および504pの構成の一例を示す図である。センス電 源電圧Vccsを生成するセンス降圧回路504sおよ び周辺電源電圧Vccpを生成する周辺降圧回路504 pは、ともに同じ構成を備えるため、図49において は、降圧回路504を代表的に示す。

【0013】図49において、降圧回路504は、内部 電源線505d上の内部電源電圧Vccと基準電圧Vr efとを比較する比較器505aと、比較器505aの 出力信号に従って外部電源電圧Vextを受ける外部電 源ノードから内部電源線505dへ電流を供給するnチ ャネルMOSトランジスタで構成される電流ドライブ回 路505bと、電源投入検出信号/PORに応答して電 源投入後内部電源線505dに外部電源電圧Vextを 伝達するpチャネルMOSトランジスタで構成されるリ セットトランジスタ505cを含む。電源投入検出信号 /PORは、電源投入後、外部電源電圧Vextが所定 電圧レベルに到達するかまたは安定状態となるまでLレ ベルの活性状態とされ、内部回路ノードの初期設定を行 なうために用いられる。

【0014】比較器505aは、通常、差動増幅器で構 成され、正入力に内部電源電圧Vccを受け、負入力に 基準電圧Vrefを受ける。内部電源電圧Vccが基準 電圧Vrefよりも高いときには、比較器505aの出 カ信号はHレベルとなり、電流ドライブトランジスタ5 05 bはオフ状態を維持する。一方、内部電源電圧 V c cが基準電圧Vrefよりも低い場合には、比較器50 5 aの出力信号は、これらの電圧VccおよびVref の差に応じてローレベルとなり、電流ドライブトランジ スタ505bのコンダクタンスが大きくなる。これによ り、外部電源ノードから内部電源線505dに電流が供 給され、内部電源電圧Vccの電圧レベルが上昇する。 したがって、この図49に示す降圧回路504の構成に おいては、内部電源電圧Vccが、ほぼ基準電圧Vre fの電圧レベルに維持される。

【0015】図50は、内部電源電圧Vcc、基準電圧 においては、周辺回路およびセンスアンブ回路それぞれ 50 Vrefおよび外部電源電圧Vextの関係を示す図で ある。図50において、横軸は外部電源電圧Vextの 電圧レベルを示し、縦軸に各電圧を示す。基準電圧Vァ efは、外部電源電圧Vextから生成される。基準電 EVrefは、定電流源と抵抗回路から通常構成され、 外部電源電圧Vextが低い電圧レベルのときには、こ の外部電源電圧Vextのレベルに従って基準電圧Vェ efの電圧レベルも上昇する。外部電源電圧Vextが 所定電圧レベル以上となると、基準電圧Vrefは、こ の外部電源電圧Vextの電圧レベルに係わらず一定の 電圧Vaのレベルを維持する。内部電源電圧Vccは、 この基準電圧Vrefと内部電源線505d上の電圧と の比較に基づいて生成される。内部電源電圧Vccは、 ほぼ基準電圧Vrefの電圧レベルに等しいが、しかし ながら電流ドライブトランジスタ505bのチャネル抵 抗により、内部電源電圧Vccの電圧レベルは、基準電 圧Vrefの電圧レベルよりも少し低い。

【0016】電源電圧Vextが投入され、外部電源電 圧Vextの電圧レベルが上昇すると応じて基準電圧V refも電圧レベルが上昇する。比較器505aおよび 電流ドライブトランジスタ505bは、この内部電源線 20 505d上の電圧と基準電圧Vrefの比較結果に従っ て内部電源電圧Vccの電圧レベルを調整する。したが って、外部電源電圧Vextが投入されてその電圧レベ ルが上昇し、基準電圧Vrefの電圧レベル上昇が上昇 すると、応じて内部電源電圧Vccの電圧レベルも上昇 する。基準電圧Vrefが一定電圧レベルに到達し、安 定化すると、また内部電源電圧Vccの電圧レベルも安 定化する。したがって、内部電源電圧Vccの電圧レベ ルは、基準電圧Vrefの電圧レベルが安定化した後に 安定化するため、外部電源電圧Vext投入後、高速で 30 内部電源電圧Vccを安定化することができなくなる。 そこで、図49に示すようにリセットトランジスタ50 5 cを用いて電源投入時、この内部電源線 5 0 4 上の電 圧レベルを所定期間外部電源電圧Vextの電圧レベル に応じて上昇させる。

【0017】図51は、電源投入時の内部電源電圧の変化を示す図である。図51において、時刻t0において電源投入が行なわれ、外部電源電圧Vextの電圧レベルが上昇する。この状態において、電源投入検出信号/PORはLレベルを維持する。したがって、リセットトランジスタ505cがオン状態となり、内部電源線505d上の電圧Vccは、外部電源電圧Vextの電圧レベルに応じて変化する。

【0018】時刻t1において、外部電源電圧Vextが所定の電圧レベルVbのレベルに到達すると、電源投入検出信号/PORがHレベルの非活性状態となり、リセットトランジスタ505cがオフ状態となる。この後は、比較回路505aおよび電流ドライブトランジスタ505bにより、内部電源電圧Vccが基準電圧Vrefレベルにまで駆動される。

【0019】このリセットトランジスタ505cを用いることにより、内部電源線505d上の内部電源電圧Vccの電圧レベルを電源投入後高速で立上げて、早いタイミングで、所定の電圧レベル(基準電圧Vrefレベル)に安定化させることができる。

【0020】しかしながら、この場合、電源投入後、電 源投入検出信号/PORが非活性状態のHレベルとなる まで、内部電源線505dは、外部電源電圧を受けるノ ードに結合される。このため内部電源線505d上に、 たとえば電源ノイズなどにより不必要に高い電圧が印加 され、この内部電源線505d上の内部電源電圧Vcc を利用する回路が破壊される (ゼロタイム破壊)、また はその信頼性が低下する (大きな電圧ストレスが、電源 投入ごとに印加されるため)。特に、この降圧回路50 4が、内部回路動作時においてのみ活性化される場合、 内部電源線505d上の電圧Vccは、別に設けられた 電流駆動力の小さな常時動作するスタンバイ降圧回路に 従って所定の電圧レベルへ駆動する必要がある。高速で 内部電源電圧Vccを安定化させるためには、電源投入 検出信号/PORのタイミング調整が煩わしくなり、内 部回路の信頼性を確保するのが困難になるという問題が 生じる。また、図51の破線波形で示すように、この電 源投入検出信号/PORが長い期間活性状態のLレベル に保持された場合、内部電源電圧Vccが基準電圧Vr efよりも高い電圧レベルに駆動され、内部回路に必要 以上の高電圧が印加されることになり、素子特性が劣化 するかまたは回路素子が破壊される。

【0021】図52は、基準電圧Vrefおよび内部電 源電圧Vccの温度依存性を示す図である。図52にお いて、横軸に温度Tを示し、縦軸に電圧Vを示す。図5 2に示すように、基準電圧 Vref および内部電源電圧 Vccは、正の温度特性を有しており、温度Tが高くな るにつれてその電圧レベルが上昇する。これは、低温動 作領域においては、内部回路に含まれる絶縁ゲート型電 界効果トランジスタ (MOSトランジスタ) の発生した ホットキャリアのゲート絶縁膜トラップに起因する素子 特性劣化を防止し、かつ高温動作時において、ホットキ ャリアに起因するチャネル抵抗の実質的な増加によるド レイン電流低下に伴う動作速度の低下を補償することを 図る。しかしながら、この正の温度特性を内部電源電圧 V c c が有する場合、低温領域で以下の問題が生じる。 すなわち、低温領域において、MOSトランジスタはそ のしきい値電圧の絶対値が大きくなる。したがって、M OSトランジスタのゲート電圧がこの低温領域において 低下した場合、MOSトランジスタの実効的なゲートー ソース間電圧の絶対値が小さくなり、MOSトランジス タが高速動作できなくなるか、または誤動作する(オン 状態とならない) 問題が生じる。特に、センスアンプ回 路に含まれるセンスアンプの場合、中間電圧レベルのビ ット線電圧とセンス電源電圧Vccsとの差を増幅する

ため、その構成要素のMOSトランジスタのゲートーソ ース間電圧は、動作開始時に最大Vccs-Vccs/ 2となり、このMOSトランジスタのしきい値電圧の絶 対値の増大およびセンス電源電圧Vccsの低下の影響 が顕著となる。低温領域においてこのセンス電源電圧V ccsを最適化した場合、高温動作時にセンス電源電圧 Vccsが高くなりすぎ、ゲート絶縁膜の破壊または劣 化などの問題が生じる。

【0022】このセンスアンプ回路を高速動作させるた めに、センス動作開始時、このセンスアンプ回路へ与え 10 られるセンス電源電圧Vccsのレベルを上昇させるこ とが考えられる。この場合、センスアンプ回路に対する センスアンプ電源電圧を、周辺電源電圧Vccpレベル にまで上昇させてキャパシタにこの昇圧電圧を蓄積す る。センス動作時にこのキャパシタに蓄積された電荷を 利用してセンス動作を行なうことにより、高速のセンス 動作を行なうことを図る。しかしながら、このような場 合、センスアンプ電源電圧Vccsを電圧するセンス電 源線に昇圧電圧用のキャパシタを設ける必要がある。こ の場合、キャパシタの容量値をマージンを見込んで設定 20 した場合、必要以上にキャバシタ占有面積が大きくな り、チップ面積が増大するという問題が生じる。

【0023】また、システム全体の消費電流を低減する ために、外部電源電圧Vextの電圧レベルが低くされ る。この外部電源電圧Vextの電圧レベルが低下し、 図50に示す電圧Vaのレベルに近くなったとき、すな わち外部電源電圧Vextと内部電源電圧Vccの差が 小さくなったとき、図49に示す電流ドライブトランジ スタ505bのソースードレイン間電圧が小さくなり、 この電流ドライブトランジスタ505bの電流供給能力 30 が低下し、内部電源電圧Vccの変化時、高速で内部電 源電圧Vccの低下を補償することができなくなり、安 定に内部電源電圧Vccを所定電圧レベルに保持するこ とができなくなる。この外部電源電圧Vextの低下時 の外部電源ノードから内部電源線への供給電流量の低下 は、また、以下に示すように、比較器の出力信号もその 1つの原因を構成する。

【0024】図53は、図49に示す比較器505aの 構成の一例を示す図である。図53において、比較器5 05aは、外部電源ノードとノードNDAの間に接続さ 40 れかつそのゲートがノードNDBに接続されるpチャネ ルMOSトランジスタPQ1と、外部電源ノードとノー ドNDBの間に接続されかつそのゲートがノードNDB に接続されるpチャネルMOSトランジスタPQ2と、 ノードNDAとノードNDCの間に接続されかつそのゲ ートに基準電圧Vrefを受けるnチャネルMOSトラ ンジスタNQ1と、ノードNDBとノードNDCの間に 接続されかつそのゲートに内部電源電圧Vccを受ける nチャネルMOSトランジスタNQ2と、ノードNDC と接地ノードとの間に接続されかつそのゲートに活性化 50 するために、大きな占有面積の電流ドライブトランジス

信号ACTを受けるnチャネルMOSトランジスタNQ 3を含む。ノードNDAは、電流ドライブトランジスタ 505bのゲートに接続される。

【0025】MOSトランジスタPQ1およびPQ2は カレントミラー回路を構成し、同じ大きさの電流をMO SトランジスタNQ1およびNQ2へ伝達する。MOS トランジスタNQ3は電流源トランジスタであり、この 比較器505aの動作電流を制限する。活性化信号AC Tは内部電源線505dに接続される回路が動作し、こ の内部電源電圧Vccを消費するときに活性化される。 【0026】この図53に示す比較器505aの構成の 場合、MOSトランジスタNQ3のチャネル抵抗によ り、ノードNDCの電圧レベルは接地電圧レベルよりも 高くなる。MOSトランジスタNQ1およびNQ2のパ ックゲートが接地電圧レベルに接続されている場合、こ のノードNDCの電圧レベルが上昇すると、MOSトラ ッキングNQ1およびNQ2のバックゲート効果が大き くなり、それらのしきい値電圧が高くなり、その駆動電 流量が小さくなる。ノードNDAの最低到達電位が、ノ ードNDC上の電圧レベルであり、接地電圧レベルより も高くなる。このノードNDAは、電流ドライブトラン ジスタ505bのゲートに接続されている。したがっ て、外部電源電圧Vextの電圧レベルが低下すると、 この電流ドライブトランジスタ505bのゲートーソー ス間電圧がさらに小さくなり、電流ドライブトランジス 夕505bの電流供給能力が小さくなる。したがって、 外部電源電圧Vextと内部電源電圧Vccの差が小さ くなると、電流ドライブトランジスタ505bのソース ードレイン間電圧が小さくなり、かつゲートーソース間 電圧が小さくなり、この電流ドライブトランジスタ50 5 bの電流供給能力がさらに低下する。この電流ドライ ブトランジスタ505bの電流供給能力を大きくするた めには、そのゲート幅Wを、たとえば数mmの大きさに 設定する必要があり、回路占有面積が増加するという問 題が生じる。

【0027】また、活性化信号ACTは、内部電源線5 05 d上の内部電源電圧 V c c の消費に合わせて活性化 する必要がある。この活性化信号ACTを生成するため の回路占有面積はできるだけ小さくする必要がある。

【0028】また、図53に示すような、活性化信号A CTに応答して選択的に活性化される降圧回路ではな く、スタンバイ時においても動作し、スタンバイ時のリ ーク電流を補償する降圧回路の場合、活性化信号ACT に代えて、一定電圧レベルのバイアス電圧が与えられ る。この場合、ノードNDCの電圧レベルがより高くな り(電流源トランジスタのコンダクタンスが小さくなる ため)、この外部電源電圧 Vextが低い場合、電流ド ライブトランジスタの電流供給能力が低下するという問 題がより顕著となり、スタンバイ時、リーク電流を補償 夕を用いる必要が生じるという問題が生じる。

【0029】上述のように、従来の内部電源回路の場合、動作バラメータ(動作温度および電源電圧)の広い範囲にわたって安定に内部電源電圧を小占有面積でかつ低消費電流で生成することができないという問題があった。

【0030】それゆえ、この発明の目的は、安定に内部 回路を動作させる内部電源電圧を生成することのできる 内部電源回路を提供することである。

【0031】この発明の他の目的は、低占有面積で安定 10 に所望のレベルの内部電源電圧を発生することのできる内部電源回路を提供することである。

【0032】この発明のさらに他の目的は、広い動作バラメータ範囲にわたって安定に内部回路を動作させる内部電源電圧を低消費電流かつ低占有面積で発生することのできる内部電源回路に適用することのできる回路要素を提供することである。

[0033]

【課題を解決するための手段】請求項1に係る半導体装置は、外部電源電圧から内部電源電圧を生成するための 20 内部電源回路と、この内部電源回路からの内部電源電圧を利用する内部回路と、この内部電源電圧を伝達する内部電源線に結合される容量素子と、この容量素子の容量値を調整するための手段を備える。

【0034】請求項2に係る半導体装置は、請求項1の内部電源回路が、第1の基準電圧を発生する手段と、この第1の基準電圧と異なる電圧レベルの第2の基準電圧を発生する手段と、切替信号に応答して第1および第2の基準電圧の一方を選択する選択手段と、選択手段からの基準電圧と内部電源線上の電圧とに従って外部電源電30圧を供給するノードから内部電源線へ電流を供給する降圧手段を備える。

【0035】請求項3に係る半導体装置は、請求項2の装置が、さらに、特定の動作モードを指定する特定動作モード指示信号に応答して、第1の基準電圧発生手段の発生する第1の基準電圧を外部から設定可能とするためのモード設定手段を備える。

【0036】請求項4に係る半導体装置は、請求項1の内部回路が、行列状に配列される複数のメモリセルと、メモリセルの各列に対応して配置され、各々が内部電源 40 電圧を一方動作電源電圧として利用して活性化時対応の列のメモリセルのデータを検知し増幅しかつラッチする複数のセンスアンプを含む。

【0037】請求項5に係る半導体装置は、請求項1の内部回路が、複数のメモリセルと、これら複数のメモリセルのうちの選択されたメモリセルのデータを外部へ出力するための出力回路とを含む。この出力回路は選択メモリセルのデータの電圧レベルを変換するためのレベル変換回路を含む。このレベル変換回路は内部電源電圧を一方動作電源電圧として動作する。

【0038】請求項6に係る半導体装置は、第1の温度 領域で負またはゼロの温度特性を有しかつ第1の温度領 域よりも高温の第2の温度領域では正の温度特性を有す る基準電圧を発生する手段と、この基準電圧に基づいて

内部電源電圧を発生する手段とを備える。

14

【0039】請求項7に係る半導体装置は、請求項6の基準電圧発生手段が、同一材料で形成される第1および第2の抵抗素子の抵抗比に比例する第1の電圧を発生する第1の電圧発生手段と、互いに異なる材料で形成される第3および第4の抵抗素子の抵抗比に比例する第2の電圧を発生する第2の電圧発生手段と、これら第1および第2の電圧発生手段からの第1および第2の電圧を受けて、高い方の電圧レベルに応じた電圧を基準電圧として発生するOR手段とを備える。

【0040】請求項8に係る半導体装置は、請求項6の第1の電圧発生手段が、外部電源電圧を受ける外部電源ノードと第1のノードとの間に接続される第1の抵抗素子と、外部電源ノードと第2のノードとの間に接続される第1導電型の絶縁ゲート型電界効果トランジスタと、第1のノードと第3のノードと接続されかつそのゲートが第2のノードに接続されかつそのゲートが第2のノードに接続される第1導電型の第2の絶縁型電界効果トランジスタと、これら第2および第3のノードに同路と、第1の絶縁ゲート型電界効果トランジスタとカレントミラー回路と、第1の絶縁ゲート型電界効果トランジスタとカレントミラー回路を構成して、電流を供給する第1の電流源トランジスタと、この第1の電圧を生成する第2の抵抗素子とを含む。

【0041】第2の電圧発生手段は、外部電源ノードと 第4のノードとの間に接続される第3の抵抗素子と、外 部電源ノードと第5のノードとの間に接続されかつその ゲートが第5のノードに接続される第1導電型の第3の 絶縁ゲート型電界効果トランジスタと、第4のノードと 第6のノードとの間に接続されかつそのゲートが第5の ノードに接続される第1導電型の第4の絶縁ゲート型電 界効果トランジスタと、第5および第6のノードに同じ 大きさの電流を供給する第2のカレントミラー回路と、 第3の絶縁ゲート型電界効果トランジスタとカレントミ ラー回路を構成する第2の電流源トランジスタと、この 第2の電流源トランジスタの供給する電流を電圧に変換 して、第2の電圧を生成する第4の抵抗素子を含む。

【0042】請求項9に係る半導体装置は、請求項8の 第4の抵抗素子はゲートとドレインが相互接続された絶 縁ゲート型電界効果トランジスタで構成される。

【0043】請求項10に係る半導体装置は、請求項8の第3の抵抗素子が高融点金属シリサイドで構成され、第4の抵抗素子が不純物拡散抵抗で構成される。好ましくは、この不純物拡散抵抗は、P型不純物を高濃度に含せ、

50 tr.

【0044】請求項11に係る半導体装置は、請求項7の0R手段が、第1および第2の電圧をそれぞれのゲートに受けるソースカップル段と、このソースカップル段とソースが接続されかつそのゲートおよびドレインが基準電圧出力ノードに接続される絶縁ゲート型電界効果トランジスタを含む。請求項12に係る半導体装置は、外部電源電圧を受ける外部電源ノードと内部電源線との間に結合される電流ドライブトランジスタと、基準電圧と内部電源線上の内部電源電圧とを受け、これらの基準電圧および内部電源電圧のレベルをともに変換するレベル10変換回路と、このレベル変換回路からのレベル変換された基準電圧および内部電源電圧を比較し、その比較結果に従って電流ドライブトランジスタのコンダクタンスを調整する比較回路を備える。

【0045】請求項13に係る半導体装置は、請求項12の比較回路が、外部電源ノードに結合されて電流を供給するカレントミラー段と、このカレントミラー段と接地ノードとの間に結合され、ゲートにレベル変換された内部電源電圧および基準電圧をそれぞれ受ける絶縁ゲート型電界効果トランジスタ対とを含む。これら絶縁ゲー20ト型電界効果トランジスタ対のそれぞれの一方導通ノードは接地電圧を受ける。

【0046】請求項14に係る半導体装置は、請求項12のレベル変換回路が、第1のノードと第2のノードとの間に結合されかつ内部電源電圧をゲートに受ける第1の絶縁ゲート型電界効果トランジスタと、第1のノードと第3のノードとの間に結合されかつ基準電圧をゲートに受ける第2の絶縁ゲート型電界効果トランジスタと、第2のノードと接地ノードとの間に結合されかつそのゲートが第3のノードに結合される第3の絶縁ゲート型電界効果トランジスタと、第3のノードに結合される第4の絶縁ゲート型電界効果トランジスタとを含む。レベル変換された基準電圧が第3のノードから出力され、レベル変換された内部電源電圧が第2のノードから出力され、レベル変換された内部電源電圧が第2のノードから出力され、レベル変換された内部電源電圧が第2のノードから出力される。また、第1から第4の絶縁ゲート型電界効果トランジスタは同一導電型のトランジスタである。

【0047】請求項15に係る半導体装置は、第1のノードと第2のノードとの間に直列に接続される複数の同一導電型の絶縁ゲート型電界効果トランジスタを備える。これら複数の絶縁ゲート型電界効果トランジスタの各々のゲートは、1つトランジスタを間に置いたトランジスタ間接続ノードに接続される。各接続ノードは、第1および第2のノード間の電圧を分圧した電圧を出力するノードとなる。

【0048】請求項16に係る半導体装置は、請求項15の複数の絶縁ゲート型電界効果トランジスタのバックゲートが、隣接する2つの絶縁ゲート型電界効果トランジスタのバックゲートが共通に該隣接する2つの絶縁ゲート型電界効果トランジスタの一方の第1の導通ノード50

に接続されるように接続される。トランジスタ間の接続 ノードは、隣接する2つの絶縁ゲート型電界効果トラン ジスタの第1および第2の導通ノードが接続される。

【0049】請求項17に係る半導体装置は、定電流源と、直列に接続される複数の抵抗素子を含み、この定電流源からの電流を受けて第1および第2の基準電圧を発生する基準電圧発生回路と、これら第1および第2の基準電圧それぞれに従って第1および第2の内部電源電圧を外部電源電圧から生成する降圧回路と、行列状に配列される複数のメモリセルを有するメモリアレイと、メモリセル各列に対応して設けられ、第1の内部電源電圧を利用して、活性化時対応の列のメモリセルのデータの検知および増幅を行なう複数のセンスアンプと、第2の内部電源電圧を使用してメモリセル選択動作を行なう周辺回路を備える。

【0050】請求項18に係る半導体装置は、請求項17の基準電圧発生回路が、定電流源からの電流を受ける第1のノードと第2のノードとの間に直列に接続される複数の同一導電型の絶縁ゲート型電界効果トランジスタを備える。これら複数の絶縁ゲート型電界効果トランジスタを備える。これら複数の絶縁ゲート型電界効果トランジスタを備える。これら複数の絶縁ゲート型電界効果トランジスタの各々のゲートは、1つトランジスタを間に置いたトランジスタ間接続ノードは接続される。各接続ノードは第1および第2のノード間の電圧を分圧した電圧を出力するノードとなる。トランジスタ間接続ノードは、隣接MOSトランジスタ対の一方の第1導通ノードおよび他方の第2導通ノードが接続する。

【0051】請求項19に係る半導体装置は、複数の直列接続される遅延段を含み、動作モード指示信号を受ける遅延チェーンと、この遅延チェーンの所定の複数のノードの信号をデコードして活性化信号を発生するデコード回路と、このデコード回路からの活性化信号の活性化に応答して活性化され、内部電源電圧と基準電圧との差に応じて内部電源電圧のレベルを調整する降圧回路を含む。この降圧回路は、内部電源電圧および基準電圧それぞれに対応する電圧を比較する比較回路を含む。

【0052】請求項20に係る半導体装置は、請求項19のデコード回路が、降圧回路を活性化する第1の活性化信号と、この活性化された降圧回路の比較回路の動作電流を所定期間増加させる第2の活性化信号を生成する40手段を含む。

【0053】請求項21に係る半導体装置は、請求項20のデコード回路が、動作モード指示信号の活性化および非活性化それぞれに応答して第2の活性化信号を活性化する手段を含む。

【0054】請求項22に係る半導体装置は、請求項20の降圧回路が、第1の基準電圧と第1の内部電源電圧との差に応じて第1の内部電源電圧のレベルを調整する第1の内部降圧回路と、この第1の降圧回路と別に設けられ、第2の基準電圧と第2の内部電源電圧とを比較し該比較結果に従って第2の内部電源電圧のレベルを調整

する第2の内部降圧回路とを含む。第1および第2の活 性化信号は、ともに、第1の内部降圧回路へ与えられ

【0055】請求項23に係る半導体装置は、請求項2 0の降圧回路が、第1の基準電圧と第1の内部電源電圧 との差に応じて第1の内部電源電圧のレベルを調整する 第1の内部降圧回路と、この第1の内部降圧回路とは別 に設けられ、第2の基準電圧と第2の内部電源電圧との 差に応じて第2の内部電源電圧のレベルを調整する第2 の内部降圧回路とを含む。第1および第2の活性化信号 10 は、それぞれ、第1および第2の内部降圧回路へ与えら れる。

【0056】請求項24に係る半導体装置は、外部電源 電圧を受ける外部電源ノードと内部電源線との間に結合 される電流ドライブトランジスタと、活性化時基準電圧 とこの内部電源線上の内部電源電圧に各々対応する電圧 を比較し、該比較結果に従って電流ドライブトランジス タのコンダクタンスを制御する比較回路と、内部電源電 圧のレベルに応じて比較回路を活性化する活性化手段を

【0057】請求項25に係る半導体装置は、請求項2 4の活性化手段が、内部電源電圧と基準電圧との差に従 って比較回路を活性化する手段を含む。

【0058】請求項26に係る半導体装置は、請求項2 4の活性化手段が、基準電圧と異なる別の基準電圧と内 部電源電圧との差に従って比較回路を活性化する手段を 含む。

【0059】請求項27に係る半導体装置は、請求項2 4の活性化手段が、内部電源電圧と外部電源電圧との差 に応じて比較回路を活性化する手段を含む。

【0060】請求項28に係る半導体装置は、請求項2 4ないし27のいずれかの活性化手段が、内部電源電圧 と外部電源電圧との差が所定値以下となると比較回路を 非活性化する手段を含む。

【0061】容量素子の容量値を調整することにより、 安定に所望の電圧レベルの内部電源電圧を内部回路へ伝 達することができ、また容量素子の容量値を調整可能と することにより、その占有面積を最小とすることができ る。

【0062】内部電源電圧の基準となる基準電圧を、第 40 1の温度領域で負またはゼロの温度特性を持たせかつ第 2の温度領域で正の温度特性を持たせることにより、低 温領域および高温領域いずれにおいても、内部電源電圧 レベルを最適化でき、内部回路の電界効果トランジスタ を高速かつ安定に動作させることができる。

【0063】また基準電圧および内部電源電圧のレベル を変換した後に、比較することにより、比較器の動作領 域を最適領域に設定することができ、外部電源電圧低下 時においても、応答特性の優れた降圧回路を実現するこ とができる。

【0064】また、直列接続されるMOSトランジスタ のゲートを、1つ離れたトランジスタの接続ノードに接 続することにより、しきい値電圧の影響を低減して、安 定にこれらのMOSトランジスタを抵抗モードで動作さ せて、所望の電圧レベルの内部電圧を生成することがで

【0065】1つの基準電圧発生回路から、第1および 第2の基準電圧を発生する構成とすることにより、基準 電圧発生回路の占有面積を低減することができる。

【0066】また、遅延信号のデコードにより、活性化 信号を生成することにより、制御回路の占有面積を低減 することができる。

【0067】また、内部電源電圧のレベルに応じて降圧 回路の比較回路を選択的に活性化することにより、電源 投入時においても、内部電源電圧レベルに応じて降圧回 路を動作させることができ、内部電源線上に不必要に高 い電圧が印加されるのを防止することができ、内部回路 が破壊されるのを防止することができる。

[0068]

20

【発明の実施の形態】 [全体の構成] 図1は、この発明 が適用される半導体記憶装置の全体の構成を概略的に示 す図である。図1において、この半導体記憶装置は、従 来と同様、メモリセルアレイ100、アドレス入力バッ ファ200、行選択回路250、センスアンプ回路30 0、列選択回路350および入出力回路400を含む。 アドレス入力バッファ200、行選択回路250、列選 択回路350および入出力回路400は、それぞれ周辺 電源電圧Vccpを一方動作電源電圧として受ける。セ ンスアンプ回路300は、センス電源電圧Vccsを受 30 ける。

【0069】この半導体記憶装置はさらに、外部電源電 圧Vextから周辺電源電圧Vccpおよびセンス電源 電圧Vccsを生成する内部電源回路1と、この内部電 源回路1の発生する電源電圧VccpおよびVccsの レベルを動作モードに応じて調整する電圧レベル制御回 路10を含む。内部電源回路1の構成は以下に詳細に説 明するが、小占有面積で、広い外部電源電圧領域および 温度領域にわたって安定に電源電圧VccpおよびVc csを生成する。電圧レベル制御回路10は、電源投入 時またはこの半導体記憶装置のセンスアンブ動作時にお いて、内部電源回路1からの電源電圧Vccpおよび/ またはVccsの電圧レベルを調整しかつ安定化する。 内部電源回路1および電圧レベル制御回路10により小 占有面積で安定に内部電源電圧を生成して、この半導体 記憶装置の内部回路を安定に動作させることができる。 【0070】なお、内部電源回路1は、内部に含まれる 基準電圧発生回路からの基準電圧と内部電源電圧Vcc (VccpまたはVccs) との比較結果に応じてこの

50 【0071】 [実施の形態1]

内部電源電圧の電圧レベルを調整する。

20

基準電圧発生回路1:図2は、この発明の実施の形態1 に従う基準電圧発生回路の構成を示す図である。図2に おいて、基準電圧発生回路2は、温度上昇とともにその 電圧レベルが上昇する正の温度特性を有する第1の電圧 V1を発生する第1の電圧発生回路2aと、温度上昇と ともにその電圧レベルが低下するかまたは一定となる負 またはゼロの温度特性を有する第2の電圧V2を生成す る第2の電圧発生回路2bと、第1の電圧V1および第 2の電圧 V2のうちの高い電圧レベルの電圧を選択して 基準電圧Vrefとして出力するOR回路2cを含む。 【0072】第1の電圧発生回路2aは、外部電源ノー ドとノードNDDの間に接続されかつそのゲートがノー ドNDDに接続されるpチャネルMOSトランジスタQ 1と、そのソースが抵抗素子R1を介して外部電源ノー ドに接続されかつドレインがノードNDEに接続されか つゲートがノードNDDに接続されるpチャネルMOS トランジスタQ2と、ノードNDDと接地ノードの間に 接続されかつそのゲートがノードNDEに接続されるn チャネルMOSトランジスタQ3と、ノードNDEと接 地ノードの間に接続されかつそのゲートがノードNDE 20 に接続されるnチャネルMOSトランジスタQ4と、ノ ードNDDの電圧レベルに応じて外部電源ノードから電 流を供給するpチャネルMOSトランジスタQ5と、こ のMOSトランジスタQ5から供給される電流I3を電 圧に変換して第1の電圧V1を生成する抵抗素子RL1 を含む。MOSトランジスタQ1のチャネル幅W1は、 MOSトランジスタQ2のチャネル幅W2よりも十分小 さくされる。MOSトランジスタQ3およびQ4はカレ ントミラー回路を構成し、またMOSトランジスタQ1 およびQ5はカレントミラー回路を構成する。抵抗索子 30 R1およびRL1は、同じ材料で構成される。

【0073】第2の電圧発生回路2bは、第1の電圧発 生回路2aと同様の構成を備える。しかしながら、この 第2の電圧発生回路2bは、抵抗素子R2およびRL2 が材料が異なる。他の構成はこの第1の電圧発生回路2 aと同じであり、対応する部分には同じ参照番号を付 す。したがってMOSトランジスタQ1~Q5は、第1 の電圧発生回路2 a および第2の電圧発生回路2 b にお いて、同じサイズ (チャネル幅とチャネル長の比) の関 係を満たす。

【0074】OR回路2cは、外部電源ノードとノード NDFの間に接続されかつそのゲートがノードNDFに 接続されるpチャネルMOSトランジスタQ6と、外部 電源ノードとノードNDGの間に接続されかつそのゲー トがノードNDFに接続されるpチャネルMOSトラン ジスタQ7と、ノードNDFとノードNDHの間に接続 されかつそのゲートに第1の電圧V1を受けるnチャネ ルMOSトランジスタQ8と、ノードNDFとノードN DHの間に接続されかつそのゲートに第2の電圧V2を 受けるnチャネルMOSトランジスタQ9と、ノードN 50

DGとノードNDHの間に接続されかつそのゲートがノ ードNDGに接続されるnチャネルMOSトランジスタ Q10と、ノードNDHと接地ノードの間に接続されか つそのゲートに外部電源電圧Vextを受けるnチャネ ルMOSトランジスタQ11を含む。MOSトランジス タQ6およびQ7がカレントミラー回路を構成し、MO SトランジスタQ8、Q9およびQ10がソース結合論 理(ソース・カップルド・ロジック)を構成する。次 に、動作について説明する。

【0075】まず、第1の電圧発生回路2aの動作につ いて説明する。MOSトランジスタQ3およびQ4は、 カレントミラー回路を構成し、また、これらのMOSト ランジスタQ3およびQ4のサイズ (チャネル幅とチャ ネル長の比)は互いに等しくされおり、MOSトランジ スタQ1およびQ2には、同じ大きさの電流が流れる (I1=I2)。MOSトランジスタQ1およびQ2は、そのチャネル幅が異なっている。抵抗素子R1は、 十分大きな抵抗値を有しており、MOSトランジスタQ 1およびQ2に流れる電流は微小電流であり、これらの MOSトランジスタQ1およびQ2はサプスレッショル ド領域で動作する。MOSトランジスタQ1のゲートー ソース間電圧を、電圧Vgs1とし、MOSトランジス タQ2のゲートーソース間電圧を、電圧Vgs2とす る。これらのMOSトランジスタQ1およびQ2がサブ スレッショルド領域で動作しており、またカレントミラ 一回路Q3およびQ4により、電流I1およびI2の大 きさが等しいため、次式が得られる。

[0076]

 $I \cdot W \cdot 1 \cdot exp (q \cdot Vg \cdot 1/n \cdot k \cdot T) = I$ $0 \cdot W2 \cdot exp (q \cdot Vgs2/n \cdot k \cdot T)$ ここで、I0は、MOSトランジスタQ1およびQ2の 単位チャネル幅あたりに流れる電流量を示し、nは、空 乏層容量の関数で表わされる係数である。また、Tは温 度、qは電子の電荷量、およびkはボルツマン定数を示 す。上式から、次式が得られる。

 $[0077] Vgs1-Vgs2=(n \cdot k \cdot T/q)$ ln(W2/W1)

一方、MOSトランジスタQ1およびQ2ゲート電位は 等しいため、抵抗素子R1に印加される電圧Vr1は、

40 Vgs1-Vgs2となる。したがって、上式から、こ の抵抗素子R1を流れ電流、すなわちMOSトランジス 夕Q1およびQ2を流れる電流I1およびI2は、次式 で表わされる。

[0078]

I 1 = I 2 = (Vgs1 - Vgs2) / R1 $= (n \cdot k \cdot T/q) \ln (W2/W1) \cdot 1/R1$ MOSトランジスタQ1およびQ5がカレントミラー回 路を構成しており、これらのMOSトランジスタQ1お よびQ5はそのサイズが等しくされており、電流I1お よびI3の大きさは等しい。したがって、抵抗素子RL

1により生成される第1の電圧V1は、次式で表わされ

 $[0079] V1 = (n \cdot k \cdot T/q) ln (W2/W$ 1) \cdot RL1/R1

第2の電圧発生回路2bも、第1の電圧発生回路2aと 同じ回路構成を備えており、またMOSトランジスタQ 1~Q5のサイズ比が同じであるため、第2の電圧V2 は、次式で表わされる。

 $[0080] V2 = (n \cdot k \cdot T/q) ln (W2/W)$ 1) $\cdot RL2/R2$

OR回路2cは、電圧V1およびV2を、MOSトラン ジスタQ8およびQ9のそれぞれのゲートに受ける。M OSトランジスタQ8~Q10は、それらのソースがノ ードNDHに結合されており、ソースフォロワモードで 動作する。基準電圧Vrefが電圧V1およびひ2より も高い場合には、ノードNDHの電圧レベルが、Vre f-Vthとなり、MOSトランジスタQ8およびQ9 がオフ状態となる。この状態においては、MOSトラン ジスタQ6には電流が流れないため、応じてMOSトラ ンジスタQ7には電流が流れず、ノードNDGからの基 20 準電圧Vrefはその電圧レベルが低下する (MOSト ランジスタQ11により放電される)。

【0081】基準電圧Vrefが第1の電圧V1と第2 の電圧V2の間のときには、MOSトランジスタQ8お よびQ9が一方がオン状態となる。今、第1の電圧V1 が第2の電圧V2よりも高い状態を考える。この状態に おいては、MOSトランジスタQ8がオン状態、MOS トランジスタQ9がオフ状態となり、MOSトランジス タQ6およびQ8を介して電流がMOSトランジスタQ 11へ流れる。このMOSトランジスタQ6を介して流 30 れる電流と同じ大きさの電流がMOSトランジスタQ7 を介してMOSトランジスタQ10へ流れる。今、基準 電圧Vrefは、第1の電圧V1よりも低いため、MO SトランジスタQ10は、オフ状態であり、このノード NDGの電圧レベルが上昇し、基準電圧Vrefの電圧 レベルが上昇する。

【0082】基準電圧Vrefが電圧V1およびV2よ りも低い場合には、同様に、MOSトランジスタQ8お よびQ9一方が、電圧V1およびV2の電圧レベルの関 係に応じて一方がオン状態、他方ガオフ状態となるた め、同様に基準電圧Vrefの電圧レベルが上昇する。 したがって、基準電圧Vrefは、電圧V1およびひV 2の高い方の電圧レベルに等しい電圧レベルに保持され る。

【0083】図3は、基準電圧Vrefの温度特性を示 す図である。抵抗素子R1およびRL1を同じ材料で構 成する。この場合、先の式から、(RL1/R1)の項 において、これらの抵抗素子R1およびRL1の温度依 存性が打消される。したがって、第1の電圧V1は、温

素子RL2にタングステンシリサイドなどの高融点金属 シリサイドを用い、抵抗索子R2として、P+拡散抵抗 を用いる。P+拡散抵抗の温度依存性は、タングステン シリサイドなどの高融点金属シリサイドの温度依存性に 比べて大きく、高温領域においては、抵抗素子R 2の抵 抗値が、抵抗素子RL2の抵抗値よりも高くなる。した がって、RL2/R2は、ほぼ、1/Tに比例するた め、第2の電圧V2は、上式から、その温度特性が、ほ ぼ0の温度係数を維持し、ほぼ全温度領域にわたって一 定の電圧レベルとなる。基準電圧Vrefは、電圧V1 およびV2の高い方の電圧レベルにほぼ等しい電圧レベ ルである。したがって、図3に示すように、低温領域に おいては、第2の電圧V2にほぼ等しく、ほぼ0の温度 特性を有し、一方、高温領域においては、第1の電圧V 1に等しくなり、正の温度特性を有する。この基準電圧 Vrefに従って内部電源電圧Vccが生成される。し たがって、高温領域においては、正の温度特性を有し、 低温領域においては、ほぼ0の温度特性を有する内部電 源電圧Vccが生成される。高温領域において、MOS トランジスタの動作速度が低下する可能性のあるとき に、この内部電源電圧Vccを電圧レベルを高くするこ とにより、MOSトランジスタのゲート電圧を高くして 高速動作させることができる。一方、低温領域において MOSトランジスタのしきい値電圧が絶対値が大きくな る場合において、内部電源電圧Vccの電圧レベルの低 下を抑制することにより、確実に、MOSトランジスタ をオン状態へ駆動して動作させることができ、誤動作を 防止することができる。

【0084】 [変更例] 図4 (A) は、この発明の実施 の形態1の変更例の構成を示す図である。図4におい て、図2に示す第2の電圧発生回路2bに含まれる抵抗 素子RL2の構成を示す。他の構成は図2に示す構成と 同じである。図4(A)において、抵抗素子RL2は、 ダイオード接続されたpチャネルMOSトランジスタD QaおよびDQbを含む。これらのダイオード接続され たMOSトランジスタDQaおよびDQbを用いた場 合、そのしきい値電圧の絶対値が温度上昇とともに低下 する。しきい値電圧の絶対値が小さくなることは、MO SトランジスタDQaおよびDQbに電流が流れやすく 40 なり、等価的に、抵抗値が小さくなることに対応する。 したがって、抵抗素子R2としては、正の温度特性を有 する不純物拡散抵抗を用いかつこの図4 (A) に示す抵 抗索子RL2を用いた場合、第2の電圧V2は、温度上 昇とともに、その電圧レベルが低下する(RL2/R2 ∞1/T¹)。すなわち、図4(B)に示すように、第 2の電圧V2は、負の温度特性を有する。一方、第1の 電圧V1は、正の温度特性を有する。したがって、基準 電圧Vrefは、低温領域においては負の温度特性を有 し、高温領域においては正の温度特性を有する。この基 度Tに比例してその電圧レベルが上昇する。一方、抵抗 50 準電圧Vrefに従って、内部電源電圧Vccが生成さ

れるため、内部電源電圧Vccも、高温領域で正の温度特性、低温領域で負の温度特性を有する。したがって、高温領域においてMOSトランジスタのドレイン電流が減少し(チャネル抵抗に起因する)、動作速度が低下する場合、その電源電圧Vccのレベルを高くすることにより、MOSトランジスタの動作速度低下を抑制することができる。また、低温領域において、内部電源電圧Vccを、その電圧レベルを上昇させることにより、MOSトランジスタのしきい値電圧が大きくなった場合においても、確実のMOSトランジスタをオン状態として動10作させることができる。

【0085】なお、上述の構成において、MOSトランジスタのゲート電位を電源電圧または接地電圧レベルの一定電圧レベルに固定するようにMOSトランジスタを抵抗接続した場合、そのチャネル抵抗は温度上昇とともに上昇する正の温度特性を有する。したがって、各抵抗素子の特性およびこの半導体記憶装置において要求される内部電源電圧Vcc(VccpまたはVccs)の温度特性に応じて、適当な抵抗素子の組合せが用いられればよい。正の温度特性を有する第1の電圧V1は、同じ20材料または同じ構成の抵抗接続されたMOSトランジスタを用いることにより生成することができる。一方、第2の電圧V2は、異なる材料または構成の抵抗素子を用いることにより、負または0の温度特性を有することができる。

【0086】以上のように、この発明の実施の形態1に 従えば、低温領域において0または負の温度特性を有 し、かつ高温領域において正の温度特性を有する基準電 圧を生成しているために、内部電源電圧も同様の温度特 性を有することができ、この基準電圧に基づいて生成さ 30 れる内部電源電圧を利用する回路を全温度範囲にわたっ て安定かつ高速に動作させることができる。

【0087】なお、図4(A)において、pチャネルMOSトランジスタが用いられている。pチャネルMOSトランジスタのしきい値電圧の絶対値の温度係数は、約-2mV/℃であり、またnチャネルMOSトランジスタのしきい値電圧の温度係数は、約-1.5mV/℃である。したがって、ダイオード接続されたnチャネルMOSトランジスタが抵抗素子RL2として用いられてもよい。また、不純物拡散抵抗として、N型不純物を注入40したN+拡散抵抗が用いられてもよい。

【0088】また、図3および図4 (B) においては、低温領域と高温領域の境界領域(温度特性の変化温度)は、温度0℃近傍の温度に設定している。しかしながら、この境界温度は、この基準電圧発生回路または半導体記憶装置が用いられる動作温度領域に応じて適当な値に設定されればよい。

【0089】 [実施の形態2] 図5は、この発明の実施 の形態2に従う半導体記憶装置の要部の構成を示す図で ある。図5においては、図1に示す内部電源回路1の構 50 成を概略的に示す。この図5に示す内部電源回路1においては、周辺電源電圧Vccpを生成する周辺降圧回路3pおよびセンス電源電圧Vccsを生成するセンス降圧回路3sに対し、共通の基準電圧発生回路2からそれぞれ周辺用基準電圧VrefpおよびVrefsが与えられる。1つの基準電圧発生回路2を用いて、周辺用基準電圧Vrefpおよびセンス用基準電圧Vrefsを生成することにより、回路占有面積および消費電流が低減される。また、これらの基準電圧VrefpおよびVrefsの温度特性を同じとすることができ、広い温度範囲にわたってこれらの内部電源電圧VccpおよびVccsの温度特性および電圧レベルの関係を一定に保持することができ、内部回路(周辺回路およびセンスアンブ回路)を安定に動作させることができる。

【0090】図6は、図5に示す基準電圧発生回路2の構成を示す図である。図6において、基準電圧発生回路2は、外部電源ノードとノードNDIの間に接続され、一定の電流Iを供給する定電流源CCSと、ノードNDIと接地ノードとの間に直列に接続される抵抗素子R10~R14を含む。定電流源CCSと抵抗素子R10の間のノードNDIから周辺用基準電圧Vrefpが出力され、抵抗素子R10およびR11の間のノードNDJからセンス用基準電圧Vrefsが出力される。これらの基準電圧VrefpおよびVrefsは次式で表わされる。

[0091] $Vrefp=I \cdot 5 \cdot R$ $Vrefs=I \cdot 4 \cdot R$

ここで、Rは抵抗素子R10~R14各々の抵抗値を示す。したがって、これらの基準電圧VrefpおよびVrefsは、以下の関係を満たす。

 $[0092] Vrefs = 4 \cdot Vrefp/5$

したがって、すべての温度範囲にわたって、これらの基準電圧VrefpおよびVrefsを一定の関係に保持することができる。これらの基準電圧VrefpおよびVrefsに従って周辺用電源電圧Vccpおよびセンス用電源電圧Vccsが生成されるため、同様、これらの内部電源電圧Vccsが生成されるため、同様、全温度範囲にわたって一定の関係を保持し、安定に動作なる半導体記憶装置を実現することができる。この比率が一定値からずれた場合、たとえば周辺回路であるメモリセルデータの書込/読出を行なう回路部分の動作速度および動作マージンが変化し、たとえばセンス開始タイミングが相対的に早くなるなどのタイミングミスマッチが生じ、安定な

【0093】図7は、外部電源電圧と基準電圧との関係を示す図である。図7において、外部電源電圧Vextが上昇するにつれて、基準電圧VrefpおよびVrefsもその電圧レベルが上昇する。定電流源CCSが電流Iを供給し始めると、その時点から、基準電圧Vre

内部回路動作を保証することができなくなる。

26

fpおよびVrefsは、一定の比率 (4/5)の大きさを有する。したがって、外部電源電圧Vextが低い場合であっても、内部回路構成要素であるMOSトランジスタが動作可能となると、この半導体記憶装置は動作可能となる。したがって、外部電源電圧Vextの下限側領域における半導体記憶装置の動作マージンを改善することができる。

【0094】また、直列接続された抵抗素子を用いて周辺用基準電圧Vrefpおよびセンス用電源電圧Vrefsを生成しているため、常時、周辺用基準電圧Vrefpをセンス用基準電圧Vrefs以上の電圧レベルに保持することができる。また、別々の基準電圧発生回路を用いてこれらの基準電圧を発生する場合に比べて、これらの電圧値を調整するのが容易となる。すなわち、周辺用基準電圧Vrefpの電圧レベルを調整すれは、応じて自動的に、センス用基準電圧Vrefsの電圧レベルも調整される。

【0095】なお、上述の構成において、これらの基準 電圧VrefpおよびVrefsは、5:3の関係を有 してもよい。

【0096】図8は、図6に示す定電流源CCSの構成の一例を示す図である。図8において、定電流源CCSは、外部電源電圧Vextを伝達する電源線VCLに並列に接続されかつそれぞれのゲートにバイアス電圧 ΦCONを受ける PチャネルMOSトランジスタ Q20~Q23と、これらのMOSトランジスタ Q20~Q23それぞれと直列に接続されるプログラム素子Pr0~Pr3を含む。プログラム素子Pr0~Pr3は、共通に出力ノードに接続される。電源線VCLには、また電源投入時等において、この電源線VCLには、また電源投入時等において、この電源線VCLには、また電源投入時等において、この電源線VCL上の電圧が急激に変化するのを防止するためのローバスフィルタとして機能する遅延回路DLAが設けられる。遅延回路DLAは抵抗とキャバシタとで構成される。

【0097】プログラム素子Pr0~Pr3は、スイッチングトランジスタまたはヒューズ素子またはこれらの組合せで構成される。テスト工程時において基準電圧Vrefpの電圧レベルを測定し、最適値(または設計値)に設定するようにプログラム素子Pr0~Pr3をプログラムする(ヒューズ素子の場合溶断する)。

【0098】パイアス電圧 φ C O N は、図 2 に示す電圧 40 発生回路 2 a および 2 b に含まれる定電流発生部と同様の構成を有する回路から与えられる(トランジスタ Q 5 のゲートへ与えられる電圧)。これらのM O S トランジスタ Q 2 0~Q 2 3 は、同じサイズを備えており、同じ電流供給力を有する。これらのプログラム案子 P r 0~P r 3のプログラム (選択的導通/遮断)を行なうことにより、定電流源 C C S からの電流 I を最適値に設定することができる。外部電源電圧 V e x t とパイアス電圧 φ C O N の電圧差が、M O S トランジスタ Q 2 0~Q 2 3 のしきい値電圧の絶対値よりも大きくなると、この定 50

電流源CCSが動作し、定電流Iを供給する。

【0099】この電流Iが流れると、その時点から、基準電圧VrefpおよびVrefsは、一定の比率をもって変化する。基準電圧VrefpおよびVrefsが図7において外部電源電圧Vextに応じて変化するのは、このパイアス電圧 ΦCONが、外部電源電圧Vextの電圧レベルの上昇に応じて変化するためである(図2の電圧発生回路の構成参照)。

【0100】これにより、容易に、所望の電圧レベルの 基準電圧VrefpおよびVrefsを生成することが でき、これらの基準電圧の電圧レベルのトリミングのた めの工程を簡略化することができる。

【0102】[変更例]図9は、この発明の実施の形態 2の変更例の構成を示す図である。図9において、この 基準電圧発生回路2は、外部電源ノードとノードNDO の間に接続される定電流源CCSと、ノードNDOと接 地ノードの間に直列に接続される同一サイズかつ同一し きい値電圧のpチャネルMOSトランジスタQ25~Q 29を含む。これらのMOSトランジスタQ25~Q2 9は、直列接続において1つトランジスタを間においた 接地ノードへそれぞれのゲートが接続される(トランジ スタQ29を除く)。すなわち、MOSトランジスタQ 25のゲートがMOSトランジスタQ26およびQ27 の間の接地ノードND2に接続され、MOSトランジス タQ26のゲートがMOSトランジスタQ27およびQ 28の間の接続ノードND3に接続され、MOSトラン ジスタQ27のゲートがMOSトランジスタQ28およ びQ29の間の接地ノードND4に接続される。MOS トランジスタQ29のゲートは接地ノードに接続され る。

【0103】また、これらのMOSトランジスタQ25 ~Q29のバックゲート(基板領域)は、2つのMOSトランジスタを対として、対をなすMOSトランジスタの高電位側の接続ノードに接続される。すなわち、MOSトランジスタQ25およびQ26のバックゲートがノードND0に接続され、MOSトランジスタQ27およびQ28のバックゲートがノードND2に接続される。MOSトランジスタQ29はバックゲートがノードND4に接続される。次に動作について説明する。

【0104】電源投入前においては、ノードND0~DN4はすべて接地電圧レベルのLレベルにある。電源が投入され、外部電源電圧Vextの電圧レベルが上昇すると、まず定電流源CCSから電流が供給され、ノードND0の電圧レベルが上昇する。ノードND0の電圧レ

ベルが、MOSトランジスタQ25のしきい値電圧の絶 対値以上になると、このときまだMOSトランジスタQ 26はオフ状態であり、接続ノードND2は接地電圧レ ベルであり、MOSトランジスタQ25がオン状態とな り、ノードND1へ電流を供給する。このノードND1 の電圧レベルが、MOSトランジスタQ26のしきい値 電圧の絶対値よりも高くなると、次いでMOSトランジ スタQ26がオン状態となる。次いでノードND2へ電 流が供給され、このノードND2の電圧レベルが、MO SトランジスタQ27のしきい値電圧の絶対値よりも高 10 くなると、MOSトランジスタQ27がオン状態とな り、ノードND3へ電流を供給する。このとき、ノード NDOは、MOSトランジスタQ25をオン状態とする ため、2・Vthp以上の電圧レベルとなる必要があ る。ここでVthpはMOSトランジスタQ25-Q2 9のしきい値電圧の絶対値を示す。このノードND3の 電圧レベルがMOSトランジスタQ28のしきい値電圧 の絶対値よりも高くなると、MOSトランジスタQ28 がオン状態なり、ノードND4へ電流を供給する。この ノードND4の電圧がMOSトランジスタQ29のしき 20 い値電圧の絶対値よりも高くなると、MOSトランジス タQ29がオン状態となり、ノードND0から接地ノー ドへの電流経路が形成される。したがって、この図9に 示す基準電圧発生回路2の構成の場合、ノードND0~ ND4のうち3つの連続するノード間の電圧が、MOS トランジスタQ25~Q29のしきい値電圧の絶対値よ りも高い電圧レベルとなると、これらのMOSトランジ スタQ25~Q29はすべてオン状態となる。ノードN DOの電圧は最低3・Vthp以上あれば、この回路は 動作する(2つの連続するMOSトランジスタ間の電圧 30 は2・Vthp)。これらのMOSトランジスタQ25 ~Q29がオン状態となった後は、これらのMOSトラ ンジスタQ25~Q29のチャネル抵抗に応じて、基準 電圧VrefpおよびVrefsの電圧レベルが決定さ れる。この場合、MOSトランジスタQ25~Q29 は、すべて同じ動作領域で動作し、チャネル抵抗もほぼ 等しくなるため、基準電圧VrefpおよびVrefs は、以下の関係を満たす。

【0105】Vrefp=4・Vrefs/5
MOSトランジスタQ25~Q29が、同じ動作領域で 40動作するのは以下の理由による。MOSトランジスタQ25~Q29のそれぞれのゲートは、MOSトランジスタを1つおいた接続ノードに接続される。したがって、MOSトランジスタQ25~Q28のゲートーソース間電圧は、2つのMOSトランジスタにおける電圧降下量に等しい(MOSトランジスタQ29の場合には、MOSトランジスタQ29における電圧降下量にそのゲートーソース間電圧が等しくなる)。一方、MOSトランジスタQ25~Q28のそれぞれのバックゲートは、隣接する2つのMOSトランジスタを単位として、接続され 50

る。すなわち隣接する2つのMOSトランジスタの高電位の接続ノードに共通にそれらのバックゲートが接続される。バックゲートバイアスについては、最大1個のMOSトランジスタにおける電圧降下量の影響が各隣接MOSトランジスタ対において生じるだけである。一方、バックゲートバイアス効果は、ソースを基準とするバックゲートの電圧VBSの絶対値の平方根の関数で与え、スクゲートの電圧VBSの絶対値の平方根の関数で与え、これらのMOSトランジスタQ25~Q29を、ほぼ同じたができ、これらのMOSトランジスタQ25~Q29のチャネル抵抗をほぼ同じたといて、基準電圧Vrefpを分圧してセンス用基準電圧Vrefsを生成することができる。

【0106】ダイオード接続されたMOSトランジスタを抵抗素子として用いた場合、これらのダイオード接続されたMOSトランジスタすべてをオン状態とする必要があり、しきい値電圧の影響により、基準電圧の下限が決定される。たとえば図9においてMOSトランジスタQ25~Q29において最大しきい値電圧の絶対値の電圧降下が必要とされるため、 $5\cdot Vth$ pが、周辺基準電圧Vrefpの下限電圧となる。したがって、この図9に示す構成を利用することにより、周辺用基準電圧Vrefpの下限電圧を $3\cdot Vthp$ と十分低くすることができ、低電源電圧下においても安定に基準電圧VrefpおよびVrefsを生成することができる。

【0107】また、これらのMOSトランジスタQ25 ~Q29のゲートをすべて接地電圧に接続し、MOSト ランジスタQ25~Q29のバックゲートをノードND 0に接続した場合、これらのMOSトランジスタQ25 ~Q29のゲートーソース間電圧がすべてにおいて異な り、またパックゲートバイアス効果もすべてのMOSト ランジスタにおいて異なるため、MOSトランジスタQ 25~Q29をすべて同じ動作条件で動作させることが できない。MOSトランジスタQ25~Q29のチャネ ル抵抗が異なり、正確に、周辺基準電圧Vrefpを所 望の比(整数比)で分圧してセンス基準電圧Vrefs を生成することができない。しかしながら、図9に示す 構成を利用することにより、正確に所定の整数比m/n をもった基準電圧VrefpおよびVrefsを生成す ることができ、低電源電圧下においても、安定に所望の 電圧レベルの基準電圧VrefpおよびVrefsを容 易に生成することができる。

【0108】なお、図9に示す基準電圧発生回路2の構成において、ノードND2から基準電圧を取出すことにより、 $3\cdot Vrefp/5$ の基準電圧を生成することができる。

スタQ25~Q28のそれぞれのバックゲートは、隣接 【0109】 [他の用途への適用] 図10は、この発明 する2つのMOSトランジスタを単位として、接続され 50 の実施の形態2の基準電圧発生回路の他の用途への適用

30

例を示す図である。図10においては、入力電圧VIN を、活性化信号ENDIVの活性化時分圧する分圧回路 の構成が一例として示される。図10において、この分 圧回路は、活性化信号ENDIVを反転するCMOSイ ンバータINVと、インバータINVの出力信号がLレ ベルのとき導通し、入力電圧VINを伝達するpチャネ ルMOSトランジスタSQOと、活性化信号ENDIV の活性化時に導通し、この分圧回路に電流経路を形成す るnチャネルMOSトランジスタSQ1と、MOSトラ ンジスタSQ0およびSQ1の間に直列に接続されるp 10 チャネルMOSトランジスタQ30~Q34を含む。M OSトランジスタQ30~Q34は、それぞれそのゲー トが、1つトランジスタを間においた接続ノードに接続 され、またバックゲートが、2つの隣接MOSトランジ スタを単位として高電位の接続ノードに接続される。こ のMOSトランジスタQ30~Q34の構成は、図9に 示すMOSトランジスタQ25~Q29の構成と同じで ある。MOSトランジスタSQOおよびQ3Oの間から 電圧V10が出力され、MOSトランジスタQ30およ びQ31の間の接続ノードから電圧V08が出力され、 MOSトランジスタQ31およびQ32の間の接続ノー ドから電圧V06が出力される。次いで、この図10に 示す分圧回路の動作を、図11に示す電圧波形図を参照 して説明する。

【0110】活性化信号ENDIVがLレベルのとき に、MOSトランジスタSQOおよびSQ1がオフ状態 にあり、この分圧回路の各内部ノードは、接地電圧レベ ルのフローティング状態にある。活性化信号ENDIV がHレベルとなると、MOSトランジスタSQOおよび SQ1がオン状態となり、電圧入力ノードから接地ノー 30 ドへの電流経路が形成される。入力電圧VINが接地電 圧レベルのときには、電圧V10、V08およびV06 もそれぞれ接地電圧レベルである。この入力電圧VIN の電圧レベルが上昇し、MOSトランジスタQ30~Q 34それぞれのしきい値電圧の絶対値の3倍以上となる と、MOSトランジスタQ30~Q34に電流が流れ、 電圧V10、V08およびV06の電圧レベルが上昇す る。

【0111】図11においては、入力電圧VINが約 0.6 V程度において、電圧 V 1 0, V 0 8 および V 0 40 6の電圧レベルが上昇し始める状態が示される。すべて MOSトランジスタQ30~Q34がオン状態となる と、スイッチングトランジスタSQ0は、入力電圧VI Nをしきい値電圧の損失なしに伝達するため、電圧V1 0が、入力電圧VINに等しくなる。一方、電圧V08 が、4・V10/5の電圧レベルとなり、また電圧V0 6が、3·V10/5の電圧レベルとなる。以降、入力 電圧VINの電圧レベルが上昇するにつれて、電圧V1 0、V08およびV06の電圧レベルが上昇する。した がって広い入力電圧の範囲にわたって、一定の比率を有 50 されたnチャネルMOSトランジスタQ44およびQ4

する電圧を生成することができる。また、抵抗素子に代 えてMOSトランジスタを用いるため、その占有面積を 大幅に低減することができる。

【0112】この図10に示す分圧回路において電圧V ddは、内部電源電圧Vccであってもよく、また外部 電源電圧Vextであってもよい。この分圧回路を用い れば、たとえばテスト動作モード時において、この分圧 回路からの分圧電圧を用いて動作マージンの測定などを 行なうことができる。

【0113】なお、図9および図10に示す構成におい ては、分圧用の抵抗MOSトランジスタは5個用いられ ている。これは、半導体記憶装置における、周辺用電源 電圧Vrefpとセンス用電源電圧Vrefsの比に応 じて決定されている。したがって、この分圧用抵抗MO Sトランジスタの数は、5以上であってもよく、この分 圧比m/nに応じて適当な数nに定められればよい。

【0114】[実施の形態3]図12は、この実施の形 態3に従う半導体記憶装置の要部の構成を概略的に示す 図である。図12においては、センスアンプ回路300 に対してセンス電源電圧Vccsを伝達するセンス電源 回路の構成が示される。図12において、センス電源回 路は、センス基準電圧Vrefsを発生するセンス基準 電圧発生回路2sと、周辺用基準電圧Vrefpを発生 する周辺基準電圧発生回路2pと、切換信号 ØSWに応 答してこれらの基準電圧VrefsおよびVrefpの 一方を選択する切換回路4と、切換回路4から与えられ る基準電圧の一方に従って降圧動作を行なってセンス電 源電圧Vccsを生成するセンス降圧回路3sを含む。 このセンス基準電圧発生回路2 s および周辺基準電圧発 生回路2pは、別々の回路であってもよく、また先の実 施の形態2におけるように1つの回路であってもよい。 センス電源電圧Vccs用の基準電圧Vrefsと周辺 電源電圧Vccp用の基準電圧Vrefpが生成されれ ばよい。

【0115】このセンス降圧回路3sからのセンス電源 電圧Vccsを伝達するセンス電源線5には、安定化容 量7が設けられる。この安定化容量7に格納された電荷 を利用してセンスアンプ回路300の充電電流消費によ るセンス電源電圧Vccsの低下を補償する。

【0116】図13は、図12に示すセンスアンプ回路 300の構成の一例を示す図である。図13において は、1つのビット線対に対応して設けられるセンスアン プSAの部分の構成を示す。センスアンプSAは、ゲー トおよびドレインが交差結合されるpチャネルMOSト ランジスタQ41およびQ42と、センスアンプ活性化 信号 Ø S P の活性化に応答して導通し、センス電源線 5 上のセンス電源電圧VccsをMOSトランジスタQ4 1およびQ42のソースに伝達するpチャネルMOSト ランジスタQ43と、ゲートおよびドレインが交差結合

32

5と、センスアンプ活性化信号 ØSNの活性化に応答して導通し、MOSトランジスタQ44およびQ45のソースへ接地線上の接地電圧Vss伝達するnチャネルMOSトランジスタQ46を含む。MOSトランジスタQ41およびQ44のドレインはピット線BLに接続され、MOSトランジスタQ42およびQ45のドレインは、ピット線/BLに接続される。

【0117】ビット線BLおよび/BLに交差する方向にワード線WLが配設される。ワード線WLとビット線BLの交差部に対応してメモリセルMCが配置される。メモリセルMCは、情報を記憶するメモリセルキャパシタMQと、ワード線WL上の信号電位に応答して導通しメモリセルキャパシタMQをビット線BLに接続するカチャネルMOSトランジスタ(アクセストランジスタ)MTを含む。

【0118】センスアンプSAにおいては、センスアンプ活性化信号 の SP および の SN が活性化されると、M O SトランジスタQ41、Q42、Q44 およびQ45による差動増幅回路が動作し、ピット線BL および/B Lの高電位のピット線をセンス電源電圧 V c c s レベルに放電する。したがって、センスアンプSAの動作時には、センス電源線5上のセンス電源電圧 V c c s が消費される。このセンス電源線5上のセンス電源電圧 V c c s のレベル低下を、安定化容量7に格納された電荷で補償する。これにより、センスアンプを高速かつ安定に動作させる。次いで、この図12 および図13に示す回路の動作について図14に示す信号波形図を参照して説明する。

【0119】スタンパイ状態時においては、ワード線W L は非選択状態になり、またセンスアンプ活性化信号 Ø S P および Ø S N も非活性状態にある。この状態において、容量 7 には、周辺用基準電圧 V r e f p により決定される周辺電源電圧 V c c p レベルの電荷が充電される。図14 においては、この周辺電源電圧 V c c p が、周辺用基準電圧 V r e f p に等しい場合が示される。

【0120】ワード線WLが選択されて、その電圧レベルが上昇すると、メモリセルMCのアクセストランジスタMTがオン状態となる。メモリキャパシタMQとピット線BLとがアクセストランジスタMTを介して電気的40に結合され、ピット線BLとメモリキャパシタMQの間で電荷の移動が生じる。この電荷の移動により、それまで、中間電圧(Vccs/2)のレベルでフローティング状態にあったピット線BLの電圧が変化する。図14においては、ピット線BLに、Hレベルデータが読出された場合の信号波形が示される。ピット線/BLは、選択メモリセルが接続されていないため、中間電圧Vccs/2の電圧レベルを保持する。

【0121】次いで、センスアンプ活性化信号 ØSN が Hレベルの活性状態となり、センスアンプSAに含まれ 50 るMOSトランジスタQ44およびQ45が差動増幅動作を行ない、ピット線/BLの電圧レベルを接地電圧レベルへ低下させる。また、センスアンプ活性化信号 ØSPが少し遅れて活性化され、MOSトランジスタQ41およびQ42により、ピット線BLの電圧レベルが、センス電源電圧Vccsレベルに駆動される。

【0122】センス動作時、センス降圧回路3sが、セ ンス電源線5上の電圧Vccsを、センス基準電圧レベ ルに保持しようとする。また、センス動作時、安定化容 量7に格納された電荷が消費される。したがって、セン ス電源線5上の電源電圧は、センス動作開始後、基準電 圧Vrefpのレベルから低下するが、その電圧レベル は、センス基準電圧Vrefsが規定する電圧レベル以 下に低下するのは防止される。これにより、センスアン プSAのMOSトランジスタQ41およびQ42は、高 速でセンス動作を行なう。またセンス開始時において、 このMOSトランジスタQ43を介して与えられるセン ス電源電圧Vccsの電圧レベルが低下するのを抑制さ れるために、これらのMOSトランジスタQ41および Q42は、ビット線BLおよび/BL上の電圧レベルに 応じて正確にセンス動作を行なうことができる。センス 降圧回路3sは、このセンスアンプSAがセンス動作を 完了し、ラッチ状態になったときには、電流はほとんど 消費されないため、このセンス電源線5上のセンス電源 電圧Vccsを基準電圧Vrefsの規定する電圧レベ ルに保持する。この場合には、単に、リーク電流によ り、センス電源線5上の電圧が消費されるだけである。 【0123】メモリサイクルが完了すると、ワード線W Lが非選択状態のLレベルへ立下がり、またセンスアン プ活性化信号のSPおよびのSNも非活性状態へ駆動さ 応答して切換信号φSWが所定期間Hレベルとなり、図 12に示す切換回路4が、センス基準電圧発生回路2s からのセンス基準電圧Vrefsに代えて、周辺基準電 圧発生回路2 pからの周辺基準電圧Vrefpを選択し てセンス降圧回路3sヘ与える。これにより、センス電 源線5および安定化回路7の充電電圧レベルが、周辺基 **準電圧Vrefpが規定する電圧レベルに復帰する。こ** の後、再びセンス切換信号φSWがLレベルの非活性状 態となると、再び、切換回路4は、センス基準電圧Vァ efsを選択してセンス降圧回路3sへ与える。この 間、センス電源線5は、安定化容量7により、ほぼ周辺 用電源電圧Vccpのレベルに保持される。

【0124】この図12および図13に示すように、センス電源線をセンス動作開始前においては、このセンス電源電圧レベルよりも高い電圧レベルに充電しておくことにより、センス動作時に流れる大きなセンス電流によるセンス電源電圧Vccsの電圧レベル低下を補償して、安定にセンス動作を行なうことができる。

【0125】なお、一般にセンス降圧回路3sは、比較

的大きな電流駆動力を要求されており、高速応答特性は 要求されていない。安定化容量7を設けることにより、 このセンス動作開始時におけるセンス電源電圧Vccs の急激な低下を抑制することができる。この安定化容量 7の容量値は、センスアンプ回路300(センスアインで多量値は、センスアンプ回路300(センスア補償を SA)における充電電流により消費される電荷を補償を ることができればよい。たとえば、この選択ワード線W Lに、1K個のピット線対が接続する場合、センス要が ある。このとき、最も大きな充電電流が流れる場合は、 プ回路300は、1K本のピット線を、充電する必らは、 選択ワード線に接続されるメモリセルがすべてして、 データを保持している場合である。この場合には、 データを保持している場合である。この場合には、 アータを保持している場合である。 と、その最大値は次式で与えられる。

[0126] $C=Cb \cdot 1K \cdot Vccs/2 \cdot (Vccp-Vccs)$

通常は、製造プロセスにおけるバラツキを考慮して、この安定化容量7の容量値としては、余裕を見込んだ少し大きめの容量値が設定される。したがって、安定化容量 207の容量値が不必要に大きい場合、安定化容量7の占有面積が増加する。以下、このマージンを見込むことなく、必要最小限の容量値を有する安定化容量7を形成する手法について説明する。

【0127】図15は、この発明の実施の形態3に従う 半導体記憶装置の要部の構成を示す図である。図15に 示す構成においては、外部からの信号に従ってテストモ ードが指定されたか否かを検出するテストモード検出回 路11と、このテストモード検出回路11からのテスト モード指示信号TENを反転するインバータ12と、イ ンパータ12の出力信号とテストモード検出回路11か らのテストモード指示信号TENとに従って、パッド (または外部端子) 13を周辺基準電圧発生回路2pの 出力部に接続するトランスファゲート9が設けられる。 【0128】インバータ12の出力信号は、また、周辺 基準電圧発生回路2pヘ与えられ、その活性化時周辺基 準電圧発生回路 2 pの基準電圧発生動作を停止させる。 また、センス電源線5に対して、このセンス電源線5上 の電圧を外部でモニタ可能とするために、専用のモニタ 用パッド14が設けられる。これらのトランスファゲー 40 ト9、テストモード検出回路11、切換回路4、安定回 路7およびパッド14が、図1に示す電圧レベル制御回 路10の構成に含まれる。次に、この図15に示す構成 の動作について説明する。

【0129】通常動作モード時において、テストモード 指示信号TENは、Lレベルの非活性状態にあり、トラ ンスファゲート9は非導通状態にあり、また周辺基準電 圧発生回路2pは活性状態にある。この状態において は、切換回路4が切換指示信号 ØSWに従って周辺基準 電圧発生回路2pからの周辺基準電圧Vrefpおよび 50 センス基準電圧発生回路 2s からのセンス基準電圧 Vr efsの一方を選択して基準電圧 Vr efxとしてセンス降圧回路 3s へ与える。

【0130】テストモード時においては、外部からの信 号により、テストモードが指示されると、テストモード 検出回路11が、テストモード指示信号TENを活性状 態のHレベルへ駆動する。これにより、トランスファゲ ート9がオン状態となり、周辺基準電圧発生回路2pの 出力ノードがパッド13に電気的に接続される。また周 辺基準電圧発生回路2pは、インバータ12を介して与 えられる補のテストモード指示信号により非活性状態と され、基準電圧発生動作を停止する。外部から、このバ ッドまたは外部ピン端子 (以下、単にパッドと称す) 1 3を介して周辺用基準電圧Vrefpの電圧レベルを強 制的に設定する。この状態で半導体記憶装置を動作させ て、周辺基準電圧Vrefpの電圧レベルを最適値に設 定する。これは、たとえば、アクセス時間、タイミング マージンなどを考慮して決定される。このときまた、パ ッド14を介して、外部から、このセンス電源線5上の センス電源電圧Vccsの電圧レベルをモニタし、セン ス動作時における電圧レベルの変化を外部でモニタす る。このときには、安定化容量7はセンス電源線5に接 続されている。周辺回路を高速で動作させかつこのセン ス電源線5におけるセンス電源電圧Vccsの電圧レベ ルが大きく低下しない (基準電圧Vrefsの規定する 電圧レベルより低下しない) 電圧レベルとなるように、 この周辺基準電圧Vrefpの最適値を決定する。

【0131】この周辺基準電圧Vrefpの最適値が決定されると、(Vrefp-Vrefs)・Cが所定の30 一定の値(センスアンプ動作時においてビット線充電に利用される総電荷量に等しい値Q)となるように、この安定化容量7の容量値の最適値を決定する。この安定化容量7の容量値が最適値となるように、たとえば、テスト設計または世代交代時のマスク改訂時などにおいて安定化容量7の容量値を調整する。

【0132】なお、この安定化容量7の容量値Cの最適値は、(Vrefp-Vrefs)・C=一定値の関係式から求めている。これは、センス動作時において、安定化容量7に充電された電荷がすべて消費され、その場合において、センス電源線5上のセンス電源電圧Vccsが、基準電圧Vrefsが決定する電圧レベルに等しくなることを示している。センス動作時において、センス降圧回路3sからも電荷が供給されるため、この安定化容量7の容量値はさらに小さくすることができる。この場合には、モニタバッド14を用いて外部でセンス電源線5の電圧変化をモニタし、このセンス電源電圧Vccsの変化電圧をモニタすることにより容量値の最適値が決定されてもよい。すなわち、センス降圧回路3sおよび切換回路4を動作させ、センス動作時におけるセンス電源電圧Vccsの変化をモニタバッド14を介して

外部でモニタし、その電圧波形から、過不足電荷量を求 め、この求められた過不足電荷量を補償するように安定 化容量7の容量値を決定する(センス電源線5の最低電 圧はVrefsとする)。

【0133】図16は、図15に示す周辺基準電圧発生 回路2pの構成を概略的に示す図である。図16におい て、周辺基準電圧発生回路2pは、テストモード指示信 号TENの非活性時に導通し、外部電源電圧Vextを 伝達するpチャネルMOSトランジスタ2paと、MO Sトランジスタ2paを介して外部電源ノードに結合さ 10 れ、一定の電流を供給する定電流源2pbと、定電流源 2 p b からの電流を電圧に変換する抵抗回路 2 p c と、 テストモード指示信号/TENの非活性化時導通し、抵 抗回路2pcを接地ノードに接合するnチャネルMOS トランジスタ2pdを含む。抵抗回路2pcは、先の実 施の形態2において示したポリシリコン抵抗素子、MO Sトランジスタを用いた抵抗素子いずれが用いられても よい。

【0134】図16に示す周辺基準電圧発生回路2pの 構成においては、テストモード指示信号TENの非活性 20 化時においてMOSトランジスタ2paおよび2pdが オン状態とされ、外部電源ノードから接地ノードへ電流 が流れる経路が形成され、抵抗回路2pcの有する抵抗 値に従った周辺用基準電圧Vrefpが生成される。

【0135】なお、この周辺基準電圧Vrefpの最適 値が決定された場合、その最適値に合うように、抵抗回 路2pcの有する抵抗値または定電流源の電流値がトリ ミングされる構成が用いられてもよい。抵抗値のトリミ ングは、ヒューズ索子などを用いて行なうことができ

【0136】この図16に示す周辺基準電圧発生回路2 pを利用することにより、テストモード時、この周辺基 準電圧発生回路 2 pを出力ハイインピーダンス状態に設 定することができる。

【0137】なおパッド13は、安定化容量7の最適化 のために、外部から周辺基準電圧を印加するために用い られる専用のパッドであってもよい(外部ヒン端子に結 合されない)。

【0138】また、モニタ用のパッド14はセンス電源 線5に常時結合され、このセンス電源線5上の電源モニ 40 夕時において、バッド14が有する寄生容量がこのセン ス電源線5のセンス電源電圧Vccsの変化に及ぼす影 響を、通常動作時にも与えるようにする。

【0139】なお、上述の説明においては、周辺基準電 EVrefpの最適値は、この周辺回路の動作マージン および動作速度およびセンス電源線5上のセンス電源電 圧Vccsの変化を考慮して決定されると説明してい る。しかしながら、単に、この周辺基準電圧Vrefp は、周辺回路の動作特性を最適化するようにその最適値 が決定され、この最適値に応じてセンス電源電圧Vcc 50 対応のキャパシタC0~Cnを短絡する。一方、対応の

sとの関係式のみから安定化容量7の容量値が求められ る構成が用いられてもよい。

【0140】 [変更例1] 図17は、この発明の実施の 形態3の変更例1の構成を概略的に示す図である。この 図17に示す構成においては、図15に示す構成と異な り、周辺基準電圧発生回路2pと切換回路4の間に、テ ストモード指示信号TENの活性化時非導通状態となる トランスファゲート15が設けられる。また、周辺基準 電圧発生回路2pは、反転テストモード指示信号を受け ず、常時動作する。他の構成は、図15に示す構成と同 じであり、対応する部分には同一参照番号を付す。

【0141】この図17に示す構成において、テストモ ード時においては、トランスファゲート15が非導通状 態となり、周辺基準電圧発生回路2pと切換回路4とを 切離し、一方トランスファゲート9が、パッド13と切 換回路4とを接続する。これにより、周辺基準電圧Vr efpは、周辺基準電圧発生回路2pの発生する基準電 圧の影響を受けることなく外部から強制的に設定するこ とができる。周辺基準電圧発生回路2pにおいて、テス トモード時、この周辺基準電圧発生回路2pを非活性状 態に保持するための回路構成が不要となり、周辺基準電 圧発生回路 2 pは、制御用トランジスタのチャネル抵抗 などの影響を受けることなく正確に所望の電圧レベルの 基準電圧を生成することができる。

【0142】また、この図17に示す構成においては、 周辺基準電圧発生回路2pおよびセンス基準電圧発生回 路2sは、1つの回路構成とし、常時、所定の比を持つ 周辺基準電圧およびセンス基準電圧を生成する構成をも 利用することができる (実施の形態2参照)。

【0143】図18は、図15および図17に示す安定 化容量の構成の一例を示す図である。図18において、 センス電源線5に並列にキャパシタC0~Cnが接続さ れる。これらのキャパシタC0~Cnと並列に、トラン スファゲートXTO~XTnが配設される。キャパシタ CO~Cnと接地ノードの間にキャパシタCO~Cnそ れぞれと直列に、スイッチングトランジスタTR0~T Rnが設けられる。

【0144】トランスファゲートXT0~XTnおよび スイッチングトランジスタTR0~TRnの導通/非導 通を制御するために、キャパシタCO~Cnそれぞれに 対応してヒューズプログラム回路FP0~FPnが設け られる。ヒューズプログラム回路FPO~Fpnは、そ れぞれ対応のトランスファゲートXT0~XTnおよび スイッチングトランジスタTRO~TRnを相補的に導 通状態とする。これらのキャパシタC0~Cnは、同じ 容量値を有し、必要な容量値を実現するために、ヒュー ズプログラムFP0~FPnの制御のもとに、キャバシ 夕C0~Cnを選択的にセンス電源線5に接続する。ト ランスファゲートXT0~XTnは、それぞれ導通時、

スイッチングトランジスタTR0~TRnがオフ状態となり、用いられないキャパシタは、その両電極が短絡された状態となる。これにより、用いられないキャパシタC0~Cnが、センス電源線5に対する寄生容量として作用するのを防止することができる。

【0145】また、キャパシタC0~CnとスイッチングトランジスタTR0~TRnの接続順序を逆にしてセンス電源線5にスイッチングトランジスタTR0~TRnを接続した場合、これらのスイッチングトランジスタTR0~TRnのチャネル抵抗により遅延回路が形成され、高速で用いられるキャパシタの充放電を行なうことができない。図18に示すように、トランスファゲートXT0~XTnにより、選択的に対応のキャパシタC0~Cnを短絡することにより、使用されないキャパシタに電荷が蓄積されるのを防止でき、ノイズ源または寄生容量として作用して悪影響を他の回路に及ぼすのを防止する。

【0146】図19は、図18に示すヒューズプログラ ム回路FP0~FPnの構成を示す図である。図19に おいては、1つのヒューズプログラム回路FPの構成を 20 示す。図19において、ヒューズプログラム回路FP (FP0~FPn)は、外部電源ノードに一方導通ノー ドが接続されるpチャネルMOSトランジスタ20a と、MOSトランジスタ20aとノード20iの間に接 続される溶断可能なリンク素子20bと、ノード20i と接地ノードの間に接続されるnチャネルMOSトラン ジスタ20cと、ノード20iと接地ノードの間に接続 されかつそのゲートが外部電源ノードに接続されるnチ ャネルMOSトランジスタ20dと、ノード20i上の 電圧を反転するインバータ20eと、インバータ20e の出力信号を反転するインバータ20fと、インバータ 20fの出力信号を反転するインパータ20hと、ノー ド20iと接地ノードの間に接続されかつそのゲートに インバータ20eの出力信号を受けるnチャネルMOS トランジスタ20gを含む。

【0147】インバータ20eおよび20fは、外部電源電圧Vextを一方動作電源電圧として動作する。インバータ20fおよび20hの出力信号によりトランスファゲートXTの導通/非導通が制御される。インバータ20fの出力信号により、スイッチングトランジスタTRの導通/非導通が制御される。インバータ20hの出力信号がトランスファゲートXT(XT0-XTn)のCMOSトランスミッションゲートのnチャネルMOSトランジスタのゲートに与えられる。

【0148】MOSトランジスタ20dは、チャネル幅とチャネル長の比(<math>W/L)が十分小さくされており、その電流駆動力は十分小さくされる。MOSトランジスタ20aおよび20cは、それぞれゲートが接地ノードに接続される。次に動作について簡単に説明する。

【0149】リンク索子20bが導通状態(非溶断)の 50 ばキャパシタCsa~Csnがマスク配線により、セン

ときには、ノード20iは、MOSトランジスタ20aを介して充電され、その電圧レベルがインバータ20eの入力論理しきい値よりも高くなると、インバータ20eの出力信号がLレベルとなり、MOSトランジスタ20gがオフ状態となる。MOSトランジスタ20dは、チャネル幅とチャネル長の比が十分小さくされており、微小電流しか流さないため、ノード20iの電圧レベルは、外部電源電圧Vextレベルとなる。また、インバータ20fの出力信号がHレベル(外部電源電圧レベル)となり、トランスファゲートXTが非導通状態、スイッチングトランジスタTRがオン状態となり、キャバシタCが、センス電源線5に対する安定化容量として寄与する。

【0150】リンク素子20bが溶断されたときには、常にノード20iは、MOSトランジスタ20dを介して接地電圧レベルへ緩やかに駆動され、このノード20aの電圧レベルがインパータ20eの入力論理しきい値よりも低くなると(電源投入後)、インパータ20eの出力信号がHレベルとなり、MOSトランジスタ20gがオン状態となり、ノード20aが接地電圧レベルに保持される。一方、インパータ20fの出力信号がLレベルとなり、スイッチングトランジスタTRがオフ状態、トランスファゲートXTが導通状態なり、キャパシタCを短絡する。

【0151】nチャネルMOSトランジスタ20cが設けられているのは、電源投入時において、このノード20aが負電圧レベルに駆動されるのを防止するためである。リンク素子20bの溶断時、初期状態において、電源電圧Vextの電圧レベルも低く、またMOSトランジスタ20dの電流駆動力も小さく、この負電圧レベルを高速で回復することができず、誤った初期状態に設定される可能性があり、MOSトランジスタ20cにより、これを防止する。

【0152】この図19に示すキャパシタおよびヒューズプログラム回路を利用することにより、ウェハプロセスにおいて各容量値の最適値を決定した後、ヒューズプログラムにより、最適な容量値を有する安定化容量を実現することができる。

【0153】各チップごとに、最適なセンス電源電圧の 安定化容量を実現することができ、高速かつ安定にセン スアンプを動作させることができる。

【0154】[安定化容量の構成2]図20は、センス電源電圧安定化用のキャパシタの他の構成を示す図である。図20に示す構成においては、センス電源線5に対し、並列に、キャパシタCsa~Csnが設けられる。最適化された周辺基準電圧から、最適容量値が決定され、その最適容量値に応じてこれらのキャパシタCsa~Csnは同じ容量値を有する。たとえばキャパシタCsa~Csnがマスク配線により、セン

ス電源線5と接地線25の間に接続され、センス電源電圧安定化容量として利用される。残りのキャパシタCsm,Csn…は、他の用途に適用される。他の用途の適用としては、周辺回路電源電圧を安定化するためのデカップリング容量、またはチャージポンプ動作を行なうチャージポンプ用キャパシタがある。センス電源線に対しては、この場合、キャパシタを有効に利用して、キャパ

【0155】この図20に示す構成の場合には、マスク配線でキャパシタが選択されるため、各ウェハごとまた 10はチップの実力に合わせてセンス電源安定化キャパシタを最適化することはできないものの、センス電源安定化用のキャパシタ占有面積を実効的に低減することができる(使用されないキャパシタを他の用途に適用することができるため)。

シタ占有面積を低減することができる。

【0156】[変更例3]図21は、この発明の実施の 形態3の変更例3の構成を概略的に示す図である。図2 1においては、センス降圧回路3sからのセンス電源電 圧Vccsおよび周辺降圧回路3pからの周辺電源電圧 Vccpが切換回路4により選択されてセンス電源線5 上に伝達される。したがって、この図21に示す構成に おいては、センスアンプの動作時に、所定期間周辺降圧 回路3 pからの周辺電源電圧 V c c pがセンス電源線5 上に伝達される。センスアンプ動作時において、周辺回 路は、通常、動作していない(行選択動作完了後、セン スアンプが活性化され、このセンス動作完了後列選択動 作が行なわれる)。したがって、この図21に示すよう にセンス降圧回路3 sからのセンス電源電圧 V c c s お よび周辺降圧回路3pからの周辺電源電圧Vccpを切 換信号 Ø S W に従って選択してセンス電源線 5 上に伝達 30 しても周辺回路動作に何ら悪影響を及ぼすことなく、セ ンス電源電圧Vccsの電圧レベルを、周辺電源電圧V ccpレベルにまで上昇させることができる。

【0157】[他の用途への適用] 図22は、この発明の実施の形態3の他の用途への適用例を示す図である。図22に示す構成において、電源線SIGに、デカップリング容量Cdが接続される。この電源線SIG上の電圧を内部回路IKが利用する。この電源線SIGには、専用のモニタ用のパッドPDBが接続され、またこの電源線SIGの電圧レベルは、パッドPDAを介して外部 40から強制的に設定可能である(図15および図17に示す構成参照)。デカップリング容量Cdは、この電源線SIG上の電圧を一定の電圧レベルに保持する機能を備え、ノイズ制御機能を備える。

【0158】一定のシミュレーションにより、このデカップリング容量Cdの候補容量値を求める。テストモード時において、この電源線SIG上の電圧をバッドPDを介して外部から変化させ、このとき、バッドPDBを介して電源線SIG上の電圧変化をモニタする。電源線SIGの電圧変化の最も小ない電圧(バッドPDAを介

して印加される電圧)を求める。そのときの電圧をVtする。電源線SIG上に実際に伝達される電圧を電圧Vjとする。その際、最適化された電圧Vtは、内部回路IKが消費した電流またはノイズを補償しており、そのときの消費電荷は、Vt・Cdで与えられる。したがってこの安定化容量Cdの最適値Cdoは、次式で与えられる。

40

【0159】Cdo=(Vt/Vj)・Cd これにより、安定化容量Cdの最適値を求めることができ、最小占有面積の安定化容量を実現することができる。

【0160】 [他の用途への適用例2] 図23は、この発明の実施の形態3の適用例2の構成を概略的に示す図である。図23において、出力データビットQ0~Qnそれぞれに対応して出力バッファOB0~OBnは、内部ら記出された内部読出データRD0,/RD0~RDn,/RDnをバッファ処理してそれぞれ対応の出力データQ0~Qnを生成して外部へ出力する。これらの出力バッファOB0~OBnは、同じ構成を備えるため、図23においては、出力バッファOB0の構成を代表的に示す。

【0161】出力バッファOBOは、内部読出データR D O の電圧レベルを高電圧 V p p レベルに変換するレベ ル変換回路26aと、レベル変換回路26aの出力信号 がHレベルのとき導通し、Hレベルへ出力データビット Q0を駆動するnチャネルMOSトランジスタ27a と、補の内部読出データ/RDOがHレベルのとき導通 し、接地電圧レベルへ出力データビットQ0を駆動する nチャネルMOSトランジスタ27bを含む。レベル変 換回路26 aは、高電圧Vppを一方動作電源電圧とし て動作し、内部読出データRD0のHレベル(内部電源 **電圧(Vccsレベル))を高電圧Vppレベルに変換** する。MOSトランジスタ27aは、電源電圧Vccg を一方動作電源電圧として受け、このレベル変換回路2 6 aからの電源電圧Vccqよりも高い高電圧Vppを ゲートに受けて、しきい値電圧損失を生じさせることな く、電源電圧VccaレベルのHレベルへ出力データビ ットQ0を駆動する。

1 【0162】これらの出力バッファOB0~OBnに共通に、第1の高電圧Vpp1を発生するVpp1発生回路30aと、第1の高電圧Vpp1よりも高い第2の高電圧Vpp2を発生するVpp2発生回路30bと、切換信号 Ø a に応答して高電圧Vpp1およびVpp2の一方を内部高電圧伝達線30d上に伝達する切換回路30cと、この内部高電圧伝達線30dの電圧を安定化する安定化容量30eを含む。

を介して外部から変化させ、このとき、バッドPDBを 【0163】この内部高電圧伝達線30dが、出力バッ 介して電源線SIG上の電圧変化をモニタする。電源線 ファOB0~OBnそれぞれに含まれるレベル変換回路 SIGの電圧変化の最も少ない電圧(バッドPDAを介 50 へ高電圧Vppを供給する。切換信号φαが、出力バッ ファOBO~OBnの動作開始時および動作完了時に所定期間第2の高電圧Vpp2を選択するように発生される。したがって、これらの出力バッファOBO~OBnにおいてレベル変換回路26aが動作するとき、内部高電圧伝達線30d上の電圧は第2の高電圧Vpp2レベルに保持されており、レベル変換回路26aの動作時においても、内部高電圧Vppの電圧レベルの低下を伴うことなく安定にレベル変換動作を行なうことができる。これにより、出力バッファOBO~OBnは、出力トランジスタ27aのしきい値電圧損失の影響を受けることなく、また動作速度低下を生じることなく高速で電源電圧Vccqレベルの出力データビットを生成する。

【0164】この内部高電圧伝達線30dの安定化容量30eの容量値を最適化するために、先の図15から図20において説明した構成を利用することができ、最小占有面積で安定に高電圧Vppを生成する安定化容量30eを実現することができる。

【0165】なお、Vpp1発生回路30aおよびVpp2発生回路30bは、たとえばチャージポンプ回路で構成される。切換回路 Ø a は、標準DRAMの場合、出20カイネーブル信号/OEの活性化および非活性化に応答して所定期間第2の高電圧Vpp2を選択する状態に設定される。クロック信号に同期してデータの出力を行なう同期型半導体記憶装置の場合、切換信号 Ø a は、データ読出を指示するリードコマンドが与えられてから、所定期間(通常、CASレイテンシよりも短い期間)経過後バースト長(1つのリードコマンドにより、連続的に読出されるデータビットの数)期間クロック信号に同期して切換信号 Ø a が、第2の高電圧Vpp2を選択する状態に設定される。30

【0166】なお、この切換信号 ϕ aは、内部読出データRD0,/RD0~RDn,/RDnの変化を検出することに第2の内部高電圧Vpp2を選択する状態に設定されるように構成されてもよい。

【0167】この図23に示す構成を利用することにより、小占有面積で、高速にかつ安定にデータを出力することのできる出力回路を実現することができる。

【0168】以上のように、この発明の実施の形態3に 従えば、電源線または内部高電圧線などの所定電圧が印 加される電圧を安定化するためのキャバシタの最適値 を、外部から観測可能としたため、最小占有面積の安定 化容量を実現することができ、装置占有面積を低減する ことができる。

【0169】[実施の形態4]図24は、この発明の実施の形態4に従う半導体記憶装置の要部の構成を示す図である。図24においては、図1に示す内部電源回路1に含まれる降圧回路の構成が示される。センス降圧回路および周辺降圧回路は、動作特性は異なるものの、同じ回路構成を有するため、図24においては、1つの降圧回路3を示す。

【0170】図24において、降圧回路3は、内部電源 線37上の内部電源電圧Vintと基準電圧Vrefの レベルを変換してレベル変換された電源電圧SFVin およびレベル変換された基準電圧SFVァを出力するロ ーカルレベル変換回路35と、ローカルレベル変換回路 35からのレベル変換された電圧SFVinおよびSF Vrを比較し、その比較結果を示す信号ødrを出力す る比較器3cと、比較器3cの出力信号φdrに従って 外部電源ノードから内部電源線37へ電流を供給するp チャネルMOSトランジスタで構成される電流ドライブ トランジスタ3 dを含む。比較器3 cが、差動増幅回路 源電圧Vextから接地電圧の間に設定される。これに より、外部電源電圧Vextの電圧レベル低下時におけ る電流ドライブトランジスタ3dのゲート-ソース間電 圧低下の問題を解消し、電流ドライブトランジスタ3d の電流供給能力の急激な低下を防止する。

【0171】比較器3cは、外部電源ノードとノードN DMの間に接続されかつそのゲートがノードNDMに接 続されるpチャネルMOSトランジスタQ61と、外部 電源ノードとノードNDNの間に接続されかつそのゲー トがノードNDMに接続されるpチャネルMOSトラン ジスタQ60と、ノードNDNと接地ノードの間に接続 されかつそのゲートに、レベル変換された基準電圧SF Vrを受けるnチャネルMOSトランジスタQ62と、 ノードNDMと接地ノードの間に接続されかつそのゲー トにレベル変換された内部電源電圧SFVinを受ける nチャネルMOSトランジスタQ63を含む。MOSト ランジスタQ60およびQ61が、カレントミラー段を 構成し、MOSトランジスタQ62およびQ63が、比 較段を形成する。ノードNDNから電流ドライブトラン ジスタ3dのゲートへ与えられる出力信号めdrが出力 される。次に動作について簡単に説明する。

【0172】ローカルレベル変換回路35は、後にその 構成および動作については詳細に説明するが、基準電圧 Vrefおよび内部電源電圧Vintをそれぞれレベル 変換してレベル変換電圧SFVrおよびSFVinを生 成する。これらのレベル変換電圧SFVrおよびSFV inは、それぞれ基準電圧Vrefおよび内部電源電圧 40 Vintに対応した電圧レベルであり、それらの電圧差 が基準電圧Vrefおよび内部電源電圧Vintの電圧 差よりも小さくなる(擬似的分圧で電圧差も分圧されて いる)が、正確にこれらの基準電圧Vrefおよび内部 電源電圧Vintの電圧差を反映している。比較器3c が、このレベル変換電圧SFVァおよびSFVinを差 動増幅する。レベル変換電源電圧SFVinが、レベル 変換基準電圧SFVrよりも低いときには、MOSトラ ンジスタQ62が、MOSトランジスタQ60を介して 与えられる電流を接地ノードへ放電し、ノードNDNの 50 電圧レベルを低下させ、その出力信号 ø d r により電流

ドライブトランジスタ3dのコンダクタンスを大きくして電流 I dを大きくする。このノードNDNは、MOSトランジスタQ62を介して接地ノードに結合されており、ノードNDNの最低到達電位は接地電圧レベルとなる。したがって、電流ドライブトランジスタ3dのゲートーソース間電圧は最大ーVextとなり、電流ドライブトランジスタ3dは、外部電源電圧Vext低下時においても大きな電流駆動力をもって電流 I dを内部電源線37上に供給することができる。

【0173】一方、レベル変換電源電圧SFVinがレ 10 ベル変換基準電圧SFVrよりも高い場合には、MOSトランジスタQ60を介して供給される電流をMOSトランジスタQ62がすべて放電できず、ノードNDNの電圧レベルが上昇し、ノードNDNからの出力信号 ødrにより、電流ドライブトランジスタ3dのコンダクタンスが低下し、電流供給が停止する。

【0174】図25 (A) に示すように、比較器3cの となる。したがって図25 (A) において一点鎖線で示 すように、電流源トランジスタのチャネル抵抗に起因す 20 ことができ、外部電源電圧Vextが動作可能下限領域 近傍の電圧レベルにある場合においても、電流ドライブ トランジスタ3dのゲートーソース間電圧の絶対値を十 **分大きくすることができ、電流ドライブトランジスタ3** dの電流駆動能力は、図25 (B) に示すように、それ 接地電圧レベルよりも高いため、外部電源電圧Vext の動作可能下限領域近傍になると、その電流ドライブト ランジスタ3dの電流供給能力が急激に低下する (ゲー 30 トーソース間電圧がしきい値電圧の絶対値に近くなるた め)という従来の構成の問題を解消することができる。 【0175】電流ドライブトランジスタ3dの電流駆動 能力を大きくするために、そのチャネル幅Wを大きくす る必要がなく、降圧回路占有面積を低減することができ る。この場合、ローカルレベル変換回路35が設けられ るが、このローカルレベル変換回路35を構成するMO Sトランジスタは、単にレベル変換を行なうだけであ り、その占有面積は十分小さく、回路占有面積の増加は 十分に抑制される(従来の場合、十分な電流駆動能力を 40 電流ドライブトランジスタ3dに持たせる場合、そのチ ヤネル幅は数mmとなる)。

【0176】この図24に示す降圧回路において、比較器3cの出力信号 Ødrの最低到達電位を接地電圧レベルとする場合、比較器3cを最も感度のよい領域で動作させる必要がある。基準電圧Vrefおよび内部電源電圧Vintを直接比較器3cへ与えた場合、これらの電圧VrefおよびVintは接地電圧よりも十分高いため、MOSトランジスタQ62およびQ63のコンダクタンスがともに大きくなり、その応答特性が劣化する。

これを防止するため、ローカルレベル変換回路35が設けられる。

【0177】ローカルレベル変換回路35は、外部電源 ノードとノードNDJの間に接続されかつそのゲートに 活性化信号ZACTを受けるpチャネルMOSトランジ スタQ50と、ノードNDJとノードNDKの間に接続 され、かつそのゲートに基準電圧Vrefを受けるnチ ヤネルMOSトランジスタQ51と、ノードNDJとノ ードNDLの間に接続されかつそのゲートに内部電源電 圧Vintを受けるnチャネルMOSトランジスタQ5 2と、ノードNDKと接地ノードの間に接続されかつそ のゲートがノードNDKに接続されるnチャネルMOS トランジスタQ53と、ノードNDLと接地ノードの間 に接続されかつそのゲートがノードNDKに接続される nチャネルMOSトランジスタQ54と、ノードNDK と接地ノードの間に接続されかつそのゲートに活性化信 号ZACTを受けるnチャネルMOSトランジスタQ5 5と、ノードNDLと接地ノードの間に接続されかつそ のゲートに活性化信号ZACTを受けるnチャネルMO Sトランジスタを含む。活性化信号ZACTは、内部電 源電圧Vintを消費する内部回路の活性期間活性状態 のLレベルとされる信号であり、たとえば標準DRAM における内部ロウアドレスストローブ信号に相当する。 次に、このローカルレベル変換回路35の動作について 説明する。

【0178】活性化信号ZACTがHレベルの非活性状 態のときには、MOSトランジスタQ50がオフ状態、 一方、MOSトランジスタQ55およびQ56がオン状 態となり、レベル変換電圧SFVinおよびSFVrは 接地電圧レベルのLレベルを維持する。このMOSトラ ンジスタQ55およびQ56を、活性化信号ZACTの 非活性化時オン状態とすることにより、このローカルレ ベル変換回路35における内部ノードがフローティング 状態となるのを防止し、かつMOSトランジスタQ0を オフ状態として、このローカルレベル変換回路35にお ける貫通電流の発生を防止する。また、このとき、レベ ル変換電圧SFVinおよびSFVrも接地電圧レベル のLレベルであり、比較器3cにおけるMOSトランジ スタQ62およびQ63をオフ状態として、比較器3c における貫通電流の発生を防止する。これにより、消費 電流を低減する。

【0179】活性化信号ZACTが活性状態のLレベルとなると、MOSトランジスタQ50がオン状態、MOSトランジスタQ55およびQ56がオフ状態となり、ローカルレベル変換回路35がレベル変換動作を開始する。基準電圧Vrefおよび内部電源電圧Vintは、ともに外部電源電圧Vextよりも低い電圧レベルにある。したがってMOSトランジスタQ51およびQ52が飽和領域で動作する。MOSトランジスタQ53はそのゲートおよびドレインが相互接続されおり、飽和領域

で動作する。MOSトランジスタ $Q51\sim Q54$ は、同じサイズおよびしきい値電圧を備える。MOSトランジスタQ51およびQ53には、同じ大きさの電流が流れる。したがって、次式が成立する。

[0180] (Vref-Vn-Vth) ' $\cdot \beta$ = (Vn-Vth) ' $\cdot \beta$

ここで、VnはノードNDKの電圧を示す。上式から、 次式が求められる。

[0181] Vn = Vref/2

すなわち、ノードNDKには、基準電圧Vrefの1/ 10 2の電圧が生じる。一方、MOSトランジスタQ53およびQ54が同じサイズを有しており、これらのMOSトランジスタQ53およびQ54には同じ大きさの電流が流れる。MOSトランジスタQ54が飽和領域で動作するか不飽和領域で動作するかな、ノードNDLの電圧により決定される。ノードNDLの電圧は、MOSトランジスタQ52およびQ54に同じ大きさの電流が流れる状態で安定化する。したがって、ノードNDLの電圧をV1とすると、次式が得られる。

[0182] $(V int-V l-V t h)' \cdot \beta = (V 20 n-V t h)' \cdot \beta$

Vint-Vl=Vn

V1 = Vint - Vref/2

したがって、このノードNDLには、内部電源電圧VintとノードNDKの電圧Vref/2の差の電圧が現れる。すなわち。レベル変換された内部電源電圧SFVinは、内部電源電圧VintをVref/2レベルシフトした電圧レベルとなり、一方、レベル変換された基準電圧SFVrは、分割比2で抵抗分割した基準電圧となる。

【0183】比較器3cは、この電圧(Vint-Vref/2)とVref/2とを比較しており、したがって、内部電源電圧Vintと基準電圧Vrefの比較が、この比較器3cにおいて行なわれている(比較器3cは差動増幅で構成される)。このローカルレベル変換回路35を用いることにより、比較器3cの出力信号をdrの最低到達電圧を接地電圧レベルとしたときにおいても、レベル変換された電圧SFVrおよびSFVinを比較することにより、比較器3cは最も感度のよい領域で比較動作を行なって、内部電源電圧Vintの変化40に高速で応答することができる。

【0184】[変更例1]図26は、この発明の実施の 形態4の変更例1の構成を示す図である。この図26に 示す構成においては、ローカルレベル変換回路35にお いて、MOSトランジスタQ53およびQ54のゲート がノードNDLに接続される点が、図24に示す構成と 異なる。他の構成は、図24に示す構成と同じであり、 対応する部分には同一参照番号を付し、その詳細説明は 省略する。

【0185】この図26に示す構成の場合、ローカルレ 50 ゲート電圧に応じて大きく変化する領域)、比較器50

ベル変換回路35においては、MOSトランジスタQ5 2およびQ54が飽和領域で動作するため、ノードND Lから出力されるレベル変換された内部電源電圧SFV inは、内部電源電圧Vintの1/2に等しくなる。 一方、MOSトランジスタQ51が飽和領域で動作し、 このMOSトランジスタQ51には、MOSトランジスタQ54を介して流れる電流と同じ大きさの電流が流れることから、これらの飽和電流を等しいとして次式が得られる。

[0186] Vint/2=Vref-SFVr SFVr = Vref - Vint/2したがって、図27に示すように、レベル変換された内 部電源電圧SFVinとレベル変換された基準電圧SF Vrが、逆相で内部電源電圧Vintに従って変化す る。比較器3 cは、このレベル変換された基準電圧 S F Vr (=Vref-Vint/2)とレベル変換された 電源電圧SFVin (=Vint/2) を比較してお り、等価的に、基準電圧Vrefと内部電源電圧Vin tの電圧レベルを比較している。しかしながら、これら のレベル変換された電圧SFVrおよびSFVinは、 逆相で変化するため、内部電源電圧Vintの変動に対 する比較器3eへの入力電圧差は拡大され、より正確 に、内部電源電圧Vintの変化に応じて電流ドライブ トランジスタ3dのコンダクタンスを制御でき、応答特 性に優れた降圧回路を実現することができる。

【0187】なお、このレベル変換された電源電圧SF Vinが、レベル変換された基準電圧SFVrよりも高 くなると比較器3cにおいて、ノードNDNからの出力 信号 のd rがHレベルとなり、電流ドライブトランジス タ3dがオフ状態へ移行する。このレベル変換電圧SF VinおよびSFVrが等しくなるのは、内部電源電圧 Vintが基準電圧Vrefに等しくなったときであ

【0188】[変更例2] 図28は、この発明の実施の形態4の変更例2の構成を示す図である。この図28に示す降圧回路においては、内部電源線505d上の内部電源電圧Vccおよび基準電圧Vrefをレベル変換するローカルレベル変換回路35の出力するレベル変換電圧SFVrおよびSFVccが比較器505aに与えられる。ローカルレベル変換回路35の構成は、図24または図26に示す構成と同じである。比較器505aは、図53に示す構成と同じであり、対応する部分には同一参照番号を付す。

【0189】この図28に示す降圧回路の構成においては、ローカルレベル変換回路35からのレベル変換された電圧SFVrおよびSFVccが比較器505aへ与えられる。したがって、比較器505aは、最も感度のよい領域で動作することが可能となり(MOSトランジスタNQ1およびNQ2のコンダクタンスがそれぞれのゲート電圧に応じて大きく変化する領域)、比較器50

5 aの応答特性を改善することができる。

【0190】外部電源電圧Vextが動作可能下限領域 近傍の電圧レベルとなった場合においても、電流ドライ ブトランジスタ505aの電流供給能力の低下を抑制す るためには、電流源トランジスタNQ3のチャネル抵抗 を十分小さくすることにより、対応可能である。

【0191】以上のように、この発明の実施の形態4に 従えば、ローカルレベル変換回路を用いて基準電圧およ び内部電源電圧のレベル変換を行なってレベル変換され た基準電圧および内部電源電圧を比較して、その比較結 10 果に従って電流ドライブトランジスタのコンダクタンス を調整しているため、外部電源電圧が動作可能下限領域 近傍の電圧レベルの場合にも、比較器を最も感度のよい 領域で動作させることができ、内部電源電圧の変化に高 速に応答してその電圧レベル変動を抑制することができ る。

【0192】また、比較器の比較段のMOSトランジスタを直接そのソースを接地電圧を受けるように構成することにより、比較器の出力信号振幅を、外部電源電圧から接地電圧レベルまで拡張することができ、外部電源電20圧が動作下限近傍の電圧レベルであっても、電流ドライブトランジスタのゲートーソース間電圧を十分大きくすることができ、この領域における電流ドライブトランジスタの電流駆動能力の低下を抑制することができる。また、電流ドライブトランジスタのチャネル幅を広くする必要がなく、占有面積を増大させることくな、安定に内部電源電圧を所定の電圧レベルに保持することができる。

【0193】また、ローカルレベル変換回路として、同 一導電型のMOSトランジスタを用いているため、回路 30 占有面積が低減できる。また、このローカルレベル変換 回路は、電流制御比較回路であり、電流増幅動作を行な うものの、電圧増幅動作は行なっていない。単に基準電 圧および内部電源電圧のレベルシフトが等価的にMOS トランジスタのチャネル抵抗の比による抵抗分割により 実現されているだけであり、高速で電圧レベルの比較動 作を行なってレベル変換後の電圧を生成することがで き、高速応答特性を有する降圧回路を実現することがで きる。また、ローカルレベル変換回路は、すべて同一導 電型のMOSトランジスタで構成しているため、その構 40 成要素の温度特性をすべて同じとすることができ、比較 器により、このローカルレベル変換回路の出力信号が差 動増幅されるため、これらのローカルレベル変換回路の 出力電圧の温度依存性が相殺されることになり、温度依 存性の相殺されたレベル変換基準電圧およびレベル変換 電源電圧を生成することができる。これにより、基準電 圧の温度特性補償により、その温度特性補償に応じた内 部電源電圧を生成することができる。

【0194】[実施の形態5]図29は、この発明の実施の形態5に従う半導体記憶装置の要部の構成を概略的 50

に示す図である。図29においては、内部電源回路および電圧レベル制御回路の部分の構成が概略的に示される。図29において内部電源回路20は、基準電圧Vrefsと周辺基準電圧Vrefsとに従ってセンス電源電圧Vccaを基準電圧VrefsまたはVrefpが決定する電圧レベルに保持するセンス降圧回路3sを含む。

【0195】電圧レベル制御回路10は、切換信号 のS Wに応答してセンス基準電圧Vrefsおよび周辺基準電圧Vrefpの一方を選択してセンス降圧回路3sに伝達する切換回路4と、複数段の遅延回路(インバータ)で構成され、センス活性化信号SENを遅延して、複数の内部ノードから複数のタイミング信号を生成する遅延チェーン50と、この遅延チェーン50からの出力信号をデコードして、センス降圧回路3sの活性/非活性および動作電流の増減を制御する信号を生成するデコード回路52を含む。センス電源線5には、センスアンプ回路300が結合され、またセンス電源線5には、センス電源線5上の電圧の安定化またはオーバドライブ時の電荷蓄積に用いられる安定化容量7が結合される。

【0196】切換回路4は、センス活性化信号SENの非活性化への移行時、周辺基準電圧Vrefpをセンス降圧回路3sへ伝達する。このとき、デコード回路52は、センス降圧回路3sの動作電流を増大させ、その応答速度を増加させる。センス動作時においては、センス降圧回路3sは、デコード回路52からの出力信号に従ってその動作電流が増加され、高速に応答する。

【0197】遅延チェーン50は、直列接続された1組の遅延回路(インバー夕段)を含む。この1組の遅延回路段の適当な出力信号を選択してデコードすることにより、複数の制御信号を生成する。これにより、制御信号生成部の構成要素数の低減および回路占有面積の低減を上げる。次に各部の構成について説明する。

【0198】図30は、図29に示す遅延チェーンおよ びデコード回路の構成の一例を示す図である。図30に おいて、遅延チェーン50は、センス活性化信号SEN を反転するインバータIVOと、インバータIVOの出 力信号を受ける縦続接続される遅延インパータ D L 0 ~ DL19を含む。遅延インバータDL3およびDL4の 間には、遅延インバータDL3の出力信号およびインバ ータIV0の出力信号の一方を選択して遅延インバータ DL4の入力部へ与える遅延切換スイッチDSW1が設 けられ、遅延インバータDL7と遅延インバータDL8 の間には、遅延インバータDL7の出力信号とインバー タIVOの出力信号の一方を選択して遅延インバータD L8へ与える遅延切換スイッチDSWOが設けられる。 遅延インバータDL11と遅延インバータDL12の間 には、遅延インパータDL11の出力信号とインパータ IV0の出力信号の一方を選択して遅延インバータDL 12の入力部へ与える遅延切換スイッチDSW2が設け

られる。

【0199】さらに、遅延インパータDL2の出力信号 と遅延インバータDL6の出力信号の一方を選択する出 力選択スイッチSSWOと、遅延インバータDL10の 出力信号と遅延インバータDL14の出力信号の一方を 選択する出力切換スイッチSSW1が設けられる。出力 切換スイッチSSWOおよびSSW1により、この遅延 チェーン50から出力される信号の遅延時間を変更する ことができる。また、遅延切換スイッチDSW〇~DS W2により、この遅延インバータDL0~DL19の遅 10 延チェーンの遅延時間を調整することができる。たとえ ば、遅延切換スイッチDSWOをインバータIVOの出 力信号を選択する状態に設定することにより、遅延イン バータDL0~DL7を短絡して、遅延インバータDL 8へ信号を伝達することができる。図30においては、 遅延切換スイッチDSW0~DSW2は、それぞれ遅延 インバータの出力信号を選択する状態に設定され、遅延 インバータDL0~DL19か、縦続接続される遅延チ ェーンを構成する。

【0200】デコード回路52は、インバータIV0の 20 出力信号と遅延インバータDL19の出力信号を受ける 2入力NAND回路NG1と、NAND回路NG1の出 力信号を反転して降圧動作活性化信号ZACTを出力す るインバータIV1と、インバータIV0の出力信号を 反転するインバータIV2と、出力切換スイッチSSW 1の出力信号と出力切換スイッチSSW0の出力信号を 受ける2入力NAND回路NG2と、インバータIV2 の出力信号とNAND回路NG2の出力信号SDTを受 ける2入力NAND回路NG3と、インバータIV0の 出力信号と出力切換スイッチSSW0の出力信号ODT を受ける2入力NAND回路NG4と、NAND回路N G3およびNG4の出力信号を受ける2入力NAND回 路NG5と、NAND回路NG5の出力信号を反転する インバータIV3を含む。インバータIV3から、動作 電流を増加させる信号ZSPEEDが出力される。

【0201】図30に示すように、信号ZACTおよび ZSPEEDを生成するために、遅延チェーンの遅延イ ンパータを共有する構成とすることにより、複数の制御 信号を生成するための遅延インパータの数を低減することができ、回路占有面積および消費電流を低減すること 40 ができる

【0202】図31は、図29に示すセンス降圧回路3 sの構成を概略的に示す図である。図31において、センス降圧回路3sは、切換回路4から与えられる基準電 圧Vrefとセンス電源線5上のセンス電源電圧Vcc sを比較する比較器3saと、比較器3saの出力信号 に従って外部電源ノードからセンス電源線5へ電流を供 給する電流ドライブトランジスタ3sbと、センス活性 化信号ZACTをインバータIV5を介してゲートに受 け、比較器3saに対する電流源として動作するnチャ 50

ネルMOSトランジスタ3scと、制御信号ZSPEEDをインバータIV6を介してゲートに受けて、比較器3saの動作電流を増加させるnチャネルMOSトランジスタ3sdを含む。比較器3saの構成は、従来の構成であってもよく、また本実施の形態3における構成であってもよい。後にその構成については説明するが、いずれの回路構成であっても本実施の形態4に適用可能である。

【0203】この図31に示すセンス降圧回路3sにおいて、活性化信号ZACTが活性状態のLレベルとなると、インバータIV5の出力信号がHレベルとなり、MOSトランジスタ3scがオン状態となり、比較點3saに電流が流れる経路を形成し、比較動作を開始させる。一方、制御信号ZSPEEDが活性状態のLレベルとなると、インバータIV6を介してMOSトランジスタ3sdがオン状態となり、この比較器3saの動作電流を増加させる。制御信号ZSPEEDが活性状態のとき、比較器3saの動作運度が速くなり、高速に、このセンス電源線5上のセンス電源電圧Vccsの変化に対応する。

【0204】次に、この図30および図31に示す回路 動作について図32に示す信号波形図を参照して説明す る。センス活性化信号SENがLレベルからHレベルに 立上がると、インバータIVOの出力信号がLレベルに 立下がる。応じて、NAND回路NG1の出力信号がH レベルとなり、インバータIV1からの活性化信号2A CTがLレベルとなり、図31に示すMOSトランジス 夕3 s c がオン状態となり、比較器3 s a が比較動作を 開始する。一方、NAND回路NG4の出力信号がHレ ベルに立上がる。信号SDTが出力切換スイッチSSW 0の出力信号がLレベルであるため、Hレベルであり、 一方、インバータIV2の出力信号もHレベルとなる。 したがって、NAND回路NG3の出力信号がLレベル となり、NAND回路NG5の出力信号がLレベルとな り、インバータIV3からの出力信号ZSPEEDがL レベルに立下がる。

【0205】センス活性化信号SENがHレベルに立上がってから、インバータIV0および遅延インバータDL0~DL6の有する遅延時間が経過すると、出力切換スイッチSSW0から出力される信号ODTがHレベルに立上がる。しかしながら、この状態においてインバータIV0の出力信号はLレベルであり、NAND回路NG4の出力信号は変化しない。出力切換スイッチSSW0からの信号ODTがHレベルに立上がってから遅延インバータDL7~DL14が有する遅延時間が経過すると、出力切換スイッチSSW1の出力信号がHレベルに立上がり、NAND回路NG2の出力信号がともにHレベルとなり、信号SDTがLレベルに立下がり、NAND回路NG3の出力信号がHレベルとなる。応じて、ND回路NG3の出力信号がHレベルとなる。応じて、N

AND回路NG5の両入力がHレベルとなり、NAND回路NG5の出力信号がLレベルとなり、応じてインパータIV3からの信号ZSPEEDがHレベルに立上がる。

【0206】したがって、信号ZSPEEDは、センス活性化信号SENが活性化されてから、遅延インバータDL0~DL14が有する遅延時間が経過するまでLレベルの活性状態を維持する。この間、比較器3saの動作電流が増加し、高速で、センス電源電圧Vccsの変化に対応する。

【0207】センス活性化信号SENがHレベルからL レベルに立下がり、センスアンプが非活性化されると、 信号ODTがHレベルであるため、NAND回路NG4 の出力信号がLレベルとなり、応じてNAND回路NG 5およびインバータIV3により、信号ZSPEEDが Lレベルに低下する。このセンス活性化信号SENがL レベルに立下がってから、遅延インバータDL0~DL 14が有する遅延時間が経過すると、信号 ODTが Hレ ベルからLレベルに立下がり、NAND回路NG4の出 カ信号はHレベルに固定される。信号ODTがLレベル 20 に立下がると、応じてNAND回路NG2からの出力信 号SDTがHレベルに立上がる。インバータIV2の出 カ信号はLレベルであり、NAND回路NG3の出力信 号はHレベルを維持する。一方、NAND回路NG4 は、Lレベルの信号ODTに従ってその出力信号をHレ ベルに立上げ、応じてNAND回路NG5の出力信号が Lレベルとなり、応じて信号ZSPEEDがHレベルに 立上がる。したがって、センス活性化信号SENの活性 状態から非活性状態への移行時、遅延インバータDLO -DL6の有する遅延時間の間制御信号ZSPEEDが 30 Lレベルの活性状態に保持される。 したがってセンスア ンプ動作完了時、再び、この比較器3saの動作電流が 増大し、センス電源線5へ高速で電流が供給され、いわ ゆるオーバドライブ状態とされ、センス電源電圧Vcc sが周辺電源電圧Vccpレベルに充電される。このと き、切換信号φSWは、センス活性化信号SENの非活 性化と制御信号ZPEEDの活性化に応答して生成さ れ、基準電圧Vrefとして、周辺基準電圧Vrefp が選択される。これにより、センス動作完了時におい て、センス電源線5上の電圧を、周辺電源電圧Vccp 40 レベルに予備充電し、センス動作時におけるセンス電源 電圧Vccsの電圧レベル低下を抑制し、高速でセンス 動作を行なう。

【0208】活性化信号ZACTは、センス活性化信号SENが活性状態から非活性状態へ移行した後さらに遅延インバータDL0~DL19が有する遅延時間が経過した後に、Hレベルの非活性状態へ駆動される。

【0209】したがって、この遅延チェーン50の出力 信号を選択して、デコード回路52でデコードすること により、センス活性化信号SENの活性化および非活性 50

化それぞれに応答して活性状態へ駆動されるパルス信号を容易に生成することができる。また、同時に、このデコード回路により、センス活性化信号SENの活性化に応答して活性化され、またこのセンス活性化信号SENの非活性化に応答して、所定時間経過後(オーバドライブ動作完了後)、非活性状態へ移行する降圧回路活性化信号ZACTを生成することができる。

【0210】図33は、図29に示す切換回路4へ与え す図である。図33において、切換信号発生部は、信号 SDTおよびセンス活性化信号SENを受けるNOR回 路GT1を含む。このNOR回路GT1から出力される refpが選択され、切換信号 ϕSW がLレベルのとき には、センス用基準電圧Vrefsが選択される。この NOR回路GT1は、図29に示すデコード回路52に 含まれており、たとえば、図30に示すインバータIV 2の出力信号とNAND回路NG2の出力信号を受ける ように構成される。したがって、図32に示す信号波形 図から明らかなように、オーバドライブを行なう期間の み、センス活性化信号SENおよび制御信号SDTがL レベルとなるため、この間、周辺基準電圧Vrefpが 選択されてセンス降圧回路へ与えられ、センス電源線5 上のセンス電源電圧Vccsを昇圧することができる。 通常動作のセンス動作時においては、センス活性化信号 ベルであり、センス基準電圧Vrefsが選択される。

【0211】[変更例1]図34は、この発明の実施の 形態5の変更例1の構成を示す図である。この図34に 示すセンス降圧回路3sは、基準電圧Vrefとセンス 電源線5上のセンス電源電圧Vccsのレベルを変換す るローカルレベル変換回路35と、このローカルレベル 変換回路35からのレベル変換された電圧を比較する比 較器3cと、比較器3cの出力信号に従って外部電源ノ ードからセンス電源線5へ電流を供給する電流ドライブ トランジスタ3dを含む。

【0212】比較器3cは、ローカルレベル変換回路35からの電圧を受けるMOSトランジスタQ62およびQ63が接地ノードに結合される。したがって、図26に示す降圧回路と同様、電流ドライブトランジスタ3dのゲートへ与えられるドライブ制御信号のdrを接地電圧レベルにまで駆動することができる。電流源として、カレントミラー回路を構成するMOSトランジスタQ60およびQ61と外部電源ノードの間に活性化信号ZACTをゲートに受けるpチャネルMOSトランジスタQ70と、制御信号ZSPEEDをゲートに受けるpチャネルMOSトランジスタQ71が設けられる。MOSトランジスタQ60およびQ61は、この電流源トランジスタQ70およびQ71から供給される電流を放電することができる。

【0213】この図34に示す構成を利用することにより、センスアンプ動作時において制御信号ZSPEEDを活性状態へ駆動して、動作電流を大きくし、またセンス動作完了後のオーバドライブ時においても、制御信号ZSPEEDに従って、動作電流を大きくして、高速でセンス電源電圧Vccsの電圧レベルを上昇させることができる。

【0214】なお、このセンス電源線5と接地ノードの 間には、外部電源ノードにそのゲートが結合されて抵抗 素子として動作するnチャネルMOSトランジスタQ7 2とMOSトランジスタQ72の接地ノードの間に結合 されかつインバータIV7を介してゲートに活性化信号 ZACTを受けるnチャネルMOSトランジスタQ73 が設けられる。センス降圧回路3 s の非活性状態時 (ス タンバイサイクル時) においては、MOSトランジスタ Q73をオフ状態とし、センス電源線5から接地ノード へ電流が流れるのを防止し、消費電流の低減を図る。ま た、MOSトランジスタQ72の抵抗値を大きくするこ とにより、センス降圧回路3sの動作時においてセンス 電源線5から接地ノードへ電流が流れるのを抑制し、セ 20 ンス電源電圧Vccsが上昇しすぎるのを防止しかつ正 確にセンス電源電圧Vccsをローカルレベル変換回路 35へ伝達する。

【0215】[変更例2]図35は、この発明の実施の形態5の変更例2の構成を概略的に示す図である。図35に示す構成において、内部電源回路1は、基準電圧Vrefsに従ってセンス電源電圧Vccsを生成するセンス降圧回路3sと、周辺基準電圧Vrefpに従って周辺電源電圧Vccpを生成する周辺降圧回路3pと、切換制御信号 ØSWに従ってセンス降圧回路3sおよび30周辺降圧回路3pからの電源電圧VccsおよびVccpの一方を選択してセンス電源線5上にセンス電源電圧(アレイ電源電圧)Vccaとして伝達する切換回路4を含む。

【0216】電圧レベル制御回路10は、内部サイクル開始指示信号を遅延する遅延チェーン50と、この遅延チェーン50の所定の遅延信号をデコードして、センス降圧回路3sおよび周辺降圧回路3pの動作電流および活性/非活性化を制御する信号を生成するデコード回路52を含む。遅延チェーン50は、メモリサイクル活性40化信号CMAに従ってセンスアンプ活性化信号を生成し、かつこのセンスアンプ活性化信号を遅延して各制御信号ZACT、ZSPDS、RASおよびZSPDPを生成する。次に、この図35に示す内部電源回路の動作を図36に示す信号波形図を参照して説明する。

【0217】メモリサイクル活性化信号CMAが活性状態のHレベルとなると、内部のメモリセル行選択動作開始指示信号RASがHレベルの活性状態へ駆動される。メモリセルアレイにおいては、メモリセル行の選択が行なわれる。また周辺降圧回路3pが活性化される。

【0218】次いで、所定時間が経過すると、センスアンプ活性化信号SENがHレベルの活性状態へ駆動され、図35に示すセンスアンプ回路300が活性化される。このセンス活性化信号SENの活性化に応答して、活性化信号ZACTがLレベルの活性状態へ駆動され、センス降圧回路3sが降圧動作を開始する。この活性化信号ZACTの活性化に応答して、デコード回路52からの制御信号ZSPDSが所定期間Lレベルの活性状態へ駆動される。これにより、センス降圧回路3sにおいてその動作電流が大きくされ、高速で動作してセンスアンプ動作時におけるセンス電流を補償する。センスアンプ回路300のセンス動作が完了し、メモリセルデータのラッチ状態となると、制御信号SPDSがHレベルの非活性状態となり、センス降圧回路3sは、その動作電流が低減される。

54

【0219】メモリサイクルが完了すると、メモリサイクル活性化信号CMAがLレベルの非活性状態へ駆動され、応じてセンス活性化信号SENがLレベルの非活性状態へ駆動される。センスアンプ回路300が非活性状態となり、また活性化信号ZACTもHレベルの非活性状態となり、センス降圧回路3sが、その降圧動作を停止する。

【0220】一方、このメモリサイクル活性化信号CMAの非活性化(Lレベル)に応答して、制御信号ZSPDPがLレベルの活性状態へ駆動され、周辺降圧回路3pの動作電流が増大される(周辺降圧回路3pは信号RASにより活性化される)。切換回路4は、切換信号のSWに従って周辺降圧回路3pからの周辺電源電圧Vccpを選択してセンス電源線5へ伝達する。したがって、この周辺降圧回路3pは、その動作電流が大きくされるため、その大きな動作電流により、高速でセンス電源線5を周辺電源電圧Vccpレベルにまで充電する。制御信号ZSPDPが非活性化され、センス電源線5のオーバドライブが完了すると、メモリセル行選択動作開始指示信号RASがLレベルの非活性状態となり、周辺降圧回路3pが非活性状態となり、降圧動作を停止する

【0221】この図35に示す構成においては、センスアンプ回路300の動作時には、センス降圧回路3sの動作電流を制御信号ZSPDSにより大きくし、またメモリサイクル完了時、すなわちセンスアンプ回路300の非活性化時には、周辺降圧回路3pの動作電流を大きくして、センス電源線5をオーバドライブする(安定化容量7を高速で充電する)。このような制御信号ZACT、RAS、ZSDPSおよびZSPDPを、遅延チェーン50およびデコード回路52を用いて生成する。【0222】図37は、図35に示す遅延チェーン50およびデコード回路52の構成を無吸的に示す図るた

およびデコード回路52の構成を概略的に示す図である。図37において、遅延チェーン50は、3段の縦続50接続される遅延段50a、50bおよび50cを含む。

これらの遅延段 $50a\sim50c$ は、それぞれ所定時間メモリサイクル活性化信号CMAを遅延する。

【0223】デコード回路52は、メモリサイクル活性 化信号CMAと遅延段50aの出力信号を受けるOR回 路52aと、遅延段50aの出力信号を反転するインバ ータ52bと、インバータ52bの出力信号とメモリサ イクル活性化信号CMAを受けるOR回路52cと、O R回路52cの出力信号を反転するインバータ52dを 含む。OR回路52aから内部メモリセル行選択動作開 始指示信号RASが出力され、OR回路52cから制御 10 信号ZSPDPが出力され、インバータ52dから切換 始指示信号RASは、メモリサイクル活性化信号CMA が活性状態へ駆動されると活性状態へ駆動され、次い で、遅延段50 aの出力信号が非活性状態へ駆動される まで活性状態に保持される。したがってこの信号RAS は、メモリサイクル活性化信号CMAが非活性化されて から遅延段50 aが有する遅延時間経過後に非活性状態 へ駆動される。制御信号ZSPDPは、メモリサイクル 活性化信号 CMAが非活性化されると、遅延段 50 aの 20 出力信号がLレベルの非活性状態に達するまで、Lレベ ルに保持される。したがってこの制御信号ZSPDP は、メモリセルサイクルが完了すると、遅延段50aの 有する遅延時間の間Lレベルの活性状態に駆動される。 切換信号のSWは、この制御信号ZSPDPの活性化 時、Lレベルとなり、図35に示す切換回路4において 周辺降圧回路3pからの周辺電源電圧Vccpを選択さ

【0224】デコード回路52は、さらに、メモリサイクル活性化信号CMAと遅延段50bの出力信号を受けるAND回路52eと、メモリサイクル活性化信号CMAと遅延段50bの出力信号を受けるNAND回路52fと、遅延段50cの出力信号を反転するインバータ52gの出力信号を受けるNAND回路52bを含む。AND回路52eからセンス活性化信号SENが出力される。したがって、このセンス活性化信号SENは、メモリサイクル活性化信号CMAが活性状態のHレベルへ駆動されてから、遅延段50aおよび50bの有する遅延時間が経過した後に活性状態へ駆動され、メモリサイクル活性

【0225】NAND回路52fから、活性化信号ZAルへ駆動される。NANDECTが出力される。この活性化信号ZACTは、センスCTと電源レベル判定回路 6活性化信号SENとほぼ同じ期間活性状態のLレベルにPUPとを受け、これらの一路動される。NAND回路52hから制御信号ZSPD路3を活性状態へ駆動する。Sが出力される。この制御信号ZSPDSは、遅延段5降圧回路および周辺降圧回路0bの出力信号がHレベルとなると、すなわちセンス活性化信号SENが活性化されると、遅延段50cが有するまたその構成は、先の実施の成を備えていてもよく、またる遅延時間の間活性状態のLレベルに駆動される。これ50の構成を備えていてもよい。

により、センス降圧回路3sの動作電流をセンス動作時 に増大させて応答速度を速くし、センス電源電圧の低下 を抑制する。

【0226】なお、メモリサイクル活性化信号CMAは、標準DRAMの場合には、外部からのロウアドレスストローブ信号ext/RASに従って活性状態へ駆動され、またクロック信号に同期して動作するクロック同期型半導体記憶装置の場合、外部から与えられるアクティブコマンドに応答して活性状態へ駆動され、プリチャージコマンドに応答して非活性状態へ駆動される。

【0227】なお、活性化信号ZACTおよびRASの活性化時、センス降圧回路3sおよび周辺降圧回路3pがそれぞれ活性化され、制御信号ZSPDSおよびZSPDPが活性状態のとき、センス降圧回路3sおよび周辺降圧回路3pの動作電流がそれぞれ増加される。これらのセンス降圧回路3sおよび周辺降圧回路3pの構成は、図31および図34に示す構成のいずれが用いられてもよい。電流源トランジスタへ活性化信号ZACT(またはRAS)および制御信号ZSPDS(またはZSPDP)が与えられればよい。

【0228】また切換回路4は、通常のCMOSトランスミッションゲートで構成することができる。

【0229】以上のように、この発明の実施の形態5に従えば、1つの信号から、遅延段列を用いて複数のタイミング信号を生成し、これらの複数のタイミング信号をデコードして降圧回路の動作電流および活性/非活性を制御する信号を生成しているため、この活性/非活性を制御するための制御信号および動作電流を制御するための制御信号それぞれに遅延回路を設ける必要がなく、回路素子数を低減することができ、応じて回路占有面積および消費電流を低減することができる。

【0230】[実施の形態6]図38は、この発明の実 施の形態6に従う半導体記憶装置の要部の構成を示す図 である。図38においては、電源投入後内部電源電圧V intが所定電圧レベルに到達するまで強制的に降圧回 路3を活性化するための電源レベル判定回路60が設け られる。この電源レベル判定回路60は、外部電源電圧 Vextおよび内部電源電圧Vintおよび基準電圧V refを受け、内部電源電圧Vintが所定電圧レベル に到達したか否かを判定する。外部電源電圧Vextと の関係から内部電源電圧Vintが所定電圧レベルに到 達したと判定すると、強制活性化信号ZPUPがHレベ ルへ駆動される。NAND回路62は、活性化信号ZA CTと電源レベル判定回路60からの強制活性化信号Z PUPとを受け、これらの一方が活性状態のとき降圧回 路3を活性状態へ駆動する。この降圧回路3は、センス 降圧回路および周辺降圧回路のいずれであってもよく、 またその構成は、先の実施の形態4において説明した構 成を備えていてもよく、また従来の内部降圧回路と同様

【0231】この電源レベル判定回路60を利用するこ とにより、電源投入検出信号PORを用いないため、外 部電源ノードと内部電源線の直結がなく、内部電源電圧 Vintが外部電源電圧Vextレベルに駆動されるの を防止することができ、内部電源電圧Vintを、基準 電圧Vrefに従って変化させることができ、内部回路 に過大な電圧が印加されるのを防止することができる。

【0232】図39は、図38に示す電源レベル判定回 路60の具体的構成を示す図である。図39において、 電源レベル判定回路60は、基準電圧Vrefを一方動 10 作電源電圧として動作し、内部電源電圧Vintを反転 するCMOSインバータ60aと、CMOSインバータ 60aの出力信号に従ってノードA2を接地電圧レベル へ放電するnチャネルMOSトランジスタ60bと、ノ ードA2およびA3の電圧をラッチするためのCMOS インバータラッチ60cと、内部電源電圧Vintに従 ってノードA3を接地電圧レベルへ放電するnチャネル MOSトランジスタ60dと、ノードA3上の信号電圧 を反転して強制活性化信号ZPUPを出力するCMOS インバータ60eを含む。

【0233】CMOSインバータラッチ60cは、外部 電源電圧Vextを受ける電源ノードPSと接地ノード との間に接続され、それぞれのゲートがノードA3に接 続されるpチャネルMOSトランジスタQ60およびn チャネルMOSトランジスタQ62を含むCMOSイン バータと、外部電源ノードPSと接地ノードとの間に接 続され、それぞれのゲートがノードA2に接続せるpチ ャネルMOSトランジスタおよびnチャネルMOSトラ ンジスタQ63を含むCMOSインバータとを含む。

【0234】基準電圧Vrefは、降圧回路3において 30 内部電源電圧Vintを生成するために用いられ、外部 電源電圧Vextから生成される (実施の形態1および 2参照)。CMOSインバータラッチ60cおよびCM OSインバータ60eは、外部電源ノードPSに与えら れる外部電源電圧Vextを一方動作電源電圧として動 作する。基準電圧Vrefは、内部電源電圧Vintよ りも早い時点で所定の電圧レベルに到達して安定化す る。次に、この図39に示す電源レベル判定回路60の 動作を、図40に示す信号波形図を参照して説明する。

【0235】時刻t0において電源投入が行なわれ、外 40 部電源ノードPSの外部電源電圧Vextの電圧レベル が上昇する。電源投入直後においては、基準電圧Vre fの電圧上昇速度が、内部電源電圧Vintの電圧上昇 速度よりも速いため、CMOSインパータ60aにおい て、pチャネルMOSトランジスタのコンダクタンスが nチャネルMOSトランジスタのコンダクタンスよりも 大きく、CMOSインバータ60aの出力信号の電圧レ ベルが、基準電圧Vrefのレベル上昇に従って上昇す る。一方、CMOSインバータラッチ60cにおいて は、電源投入直後、pチャネルMOSトランジスタQ6 50

0およびQ61が、オン状態にあり(ゲートーソース間 電圧がそのしきい値電圧の絶対値よりも大きい)、ノー ドA2およびA3の電圧レベルは、外部電源電圧Vex tの電圧レベルの上昇に従って上昇する。また、CMO Sインバータ60eにおいても、pチャネルMOSトラ ンジスタのコンダクタンスがnチャネルMOSトランジ スタのコンダクタンスよりも大きく、強制活性化信号 2 PUPの電圧レベルが緩やかに上昇する。この電圧レベ ルは、図40において、誇張して示しているが、極めて 低く、図38に示すNAND回路62は、この強制活性 化信号ZPUPをLレベルと判定し、その出力信号をH レベルとする。これにより、降圧回路3が活性状態を維 持し、基準電圧Vrefと内部電源電圧Vintの比較 動作を行なって内部電源電圧Vintの電圧レベルを上 昇させる。

【0236】時刻t1において、CMOSインバータ6 0 aの出力信号の電圧レベルが、 nチャネルMOSトラ ンジスタ60bのしきい値電圧よりも高くなると、MO Sトランジスタ60bがオン状態となり、ノードA2が nチャネルMOSトランジスタ60bおよびQ62によ り接地電圧レベルへ駆動される。nチャネルMOSトラ ンジスタ60dは、内部電源電圧Vintの電圧レベル 判定に用いられており、そのしきい値電圧または電流駆 動力は、nチャネルMOSトランジスタ60bのそれよ りも高くまたは小さくされている。ノードA2が接地電 圧レベルへ駆動されると、CMOSインバータラッチ6 0 cにおいて、nチャネルMOSトランジスタQ63が オフ状態となり、一方、pチャネルMOSトランジスタ Q61がより強い導通状態となり、ノードA3を外部電 源ノードPSに結合し、その電圧レベルを外部電源電圧 Vextレベルにまで上昇させる。また、ノードA3の 電圧レベルが外部電源電圧Vextレベルに上昇するた め、CMOSインバータ60eにおいては、pチャネル MOSトランジスタがオフ状態、またnチャネルMOS トランジスタがオン状態となり、強制活性化信号ZPU Pが接地電圧レベルに駆動される。

【0237】内部電源電圧Vintの電圧レベルが上昇 するにつれ、CMOSインバータ60bにおいては、n チャネルMOSトランジスタのコンダクタンスがpチャ ネルMOSトランジスタのコンダクタンスよりも大きく なり、CMOSインバータ60aの出力信号の電圧レベ ルが低下し、最終的に接地電圧レベルに駆動される (基 準電圧Vrefと内部電源電圧Vintの差が、内部電 源電圧Vintと接地電圧との差よりも小さくなるた め)。これにより、nチャネルMOSトランジスタ60 bがオフ状態となり、ノードA2はCMOSインパータ ラッチ60cに含まれるnチャネルMOSトランジスタ Q62により接地電圧レベルに保持される。一方、ノー ドA3は、pチャネルMOSトランジスタQ61によ り、外部電源電圧Vextの電圧レベルに保持される。

【0238】内部電源電圧Vintの電圧レベルが上昇すると、この内部電源電圧Vintをゲートに受けるnチャネルMOSトランジスタ60dのコンダクタンスが大きくなる。このnチャネルMOSトランジスタ60dのコンダクタンスがノードA3を外部電源電圧Vextレベルに充電するpチャネルMOSトランジスタQ61のそれよりも大きくなると、ノードA3の電圧レベルが低下し始める。

【0239】時刻t2において、ノードA1に与えられ る内部電源電圧Vintの電圧レベルが所定電圧レベル 10 に到達すると、nチャネルMOSトランジスタ60dの コンダクタンスが十分大きくなり、ノードA3の電圧レ ベルがさらに低下し、応じてpチャネルMOSトランジ スタQ60の電流供給力がnチャネルMOSトランジス タQ62の電流供給力よりも大きくなり、ノードA2の 電圧レベルが上昇し、pチャネルMOSトランジスタQ 61がオフ状態へ移行する。これらの一連の動作によ り、СМОSインバータラッチ60 cのラッチ状態が反 転し、ノードA3の電圧レベルが接地電圧レベルとな り、一方、ノードA2が外部電源電圧Vextの電圧レ 20 ベルとなる。ノードA3の電圧レベルの低下により、C MOSインバータ60eからの強制活性化信号ZPUP が外部電源電圧VextレベルのHレベルへ立上がる。 これにより、図38に示すNAND回路62の出力信号 が Lレベルとなり、降圧回路 3 は降圧動作を停止する。 【0240】内部電源電圧Vintの所定電圧レベル は、基準電圧Vrefが電圧レベル以下に設定されてい るが、内部電源電圧Vintは、図示しない常時動作す るスタンバイ降圧回路により駆動されほぼ所定の電圧レ

【0241】また、この時刻t2において内部電源電圧 Vintが所定電圧レベルに到達してからノードA2お よびA3の電圧レベルが変化し、強制活性化信号ZPU Pが非活性状態へ駆動されるまでの遅延時間があれば、 その遅延時間を利用して、内部電源電圧Vintが所定 電圧レベルに到達するようにされてもよい。それによ り、内部電源線に対し、外部電源電圧Vextを直接伝 達することなく電源投入時に内部電源電圧を初期設定す ることができる。

ベルに到達する。

【0242】図39に示すように、CMOSインバータ 4060aの一方動作電源電圧として外部電源電圧Vextよりも十分緩やかに変化する基準電圧Vrefを用いることにより、内部ノードA2およびA3を初期状態に確実に設定することができる。

【0243】また、外部電源電圧Vextが安定状態となりかつ内部電源電圧Vintが所定電圧レベルに到達すると、MOSトランジスタQ61とMOSトランジスタ60dのゲート電圧によりこれらの電流駆動力を調整しており、結果として、外部電源電圧Vextの電圧レベルに基づいて内部電源電圧Vintが所定電圧レベル50

に到達したか否かを判定している。MOSトランジスタ 6 0 dの電流駆動力またはしきい値電圧が調整されて内 部電源電圧Vintの判定レベルが決定されている。しかしながら、判定動作は、CMOSインバータラッチ 6 0 cのノードA3を充電するためのMOSトランジスタ Q 6 1 およびこのノードA3を放電するためのnチャネルMOSトランジスタ 6 0 dの電流駆動力の差に基づいて行なわれており、結果として、外部電源電圧Vextの電圧レベルに基づいて内部電源電圧Vintの電圧レベルを検出している。これにより、安定な内部電源電圧 検出動作が実現される。

【0244】CMOSインバータ60aにおいて、一方 動作電源電圧として外部電源電圧Vextを利用した場 合、内部電源電圧Vintが外部電源電圧Vextより も低い電圧レベルでは、CMOSインバータ60aにお いて常時電流が流れ、消費電流が大きくなる。また、た とえ内部電源電圧Vintが所定電圧レベルに到達して も、CMOSインバータ60aの出力信号が接地電圧レ ベルに放電されない (nチャネルMOSトランジスタ6 0 bを完全なオフ状態に設定することができない)。し たがって、内部電源電圧Vintが所定電圧レベルに到 達したときに、このCMOSインバータラッチ60cの ラッチ状態を反転させることができない。内部電源電圧 Vint以下の電圧レベルでありかつ外部電源電圧Ve xtから生成される基準電圧Vrefを利用することに より、高速で内部電源電圧Vintが所定電圧レベルに 到達したときに、CMOSインバータラッチ60cのラ ッチ状態を反転させることができる (MOSトランジス 夕60bを完全にオフ状態とすることができるため)。

【0245】[変更例] 図41は、図39に示す電源レベル判定回路60の変更例の構成を示す図である。この図41に示す電源レベル判定回路60においては、CMOSインバータ60aの入力ノードA1に、内部電源電圧Vintを受けるRC遅延回路60fが設けられる。このRC遅延回路60fは、抵抗素子と、MOSキャパシタとを含む。他の構成は、図39に示す構成と同じであり、対応する部分には同一参照番号を付し、その詳細説明は省略する。

【0246】この図41に示す構成においては、CMOSインバータ60aの入力ノードA1の信号電圧の変化速度をRC遅延回路6fにより調節することができる。したがって、図40に示す信号波形図における強制活性化信号ZPUPが非活性化される時間 t2を適当なタイミングに設定することができる。また、入力ノードA1の電圧変化速度を基準電圧Vrefの変化速度に合わせて調節することにより、確実に内部ラッチノードA2およびA3の電圧レベルを一旦上昇させた後に、それぞれLレベルおよびHレベルに設定することができる。これにより、内部ラッチノードA2およびA3の電圧レベルが不安定な状態でラッチが行なわれCMOSインバータ

ラッチ60cが誤った内部ラッチ状態に入るのを防止す ることができ、正確な回路動作を保証することができ る。また、RC遅延回路60fは、内部電源電圧Vin tが立上がった後においても、この内部電源電圧Vin t を使用する回路が動作し、一時的に消費電流が増大し て内部電源電圧Vintが急激に変動しても、このよう な内部電源電圧Vintの高周波の電圧変動に対するロ ーパスフィルタとして機能し、電源レベル判定回路60 が誤って内部ラッチ動作を起動するのを抑制する。

【0247】[変更例2]図42は、この発明の実施の 10 形態6の変更例2の構成を概略的に示す図である。図4 2に示す構成においては、周辺降圧回路3pの活性/非 活性を制御するために、電源レベル判定回路60からの 強制活性化信号ZPUPがゲート回路62を介して与え られる。電源レベル判定回路60は、センス基準電圧V refsを受け、このセンス基準電圧Vrersと周辺 電源電圧Vccpの関係により、図39または図41に 示すCMOSインパータラッチ60cのラッチノードA 2およびA3を確実に初期設定する。センス基準電圧V refsは、外部電源電圧Vextよりも遅く安定状態 20 に到達し、また周辺電源電圧Vccpよりも速いタイミ ングで安定状態に移行する。したがってこのセンス基準 電圧Vrefsおよび外部電源電圧Vextを用いて周 辺電源電圧Vccpの電圧レベルを判定することによ り、正確なレベル判定動作を行なうことができる。

【0248】特に、周辺電源電圧Vccpは、周辺回路 の構成要素であるMOSトランジスタへ直接与えられ る。したがって、電源投入時において、外部電源電圧V extが直接印加された場合、素子破壊が生じる可能性 が高い。この図42に示す構成を利用することにより、 周辺回路の電源投入時における高電圧印加による素子破 壊を防止することができる。センス電源電圧は、センス アンプへ、センスアンプ活性化トランジスタを介して伝 達される。また、センス電源線には、数多くのセンスア ンプが接続し、負荷容量が大きく、急激な電圧上昇は生 じず(負荷容量が大きいため)、電源投入時における急 激なセンス電源電圧上昇に起因する素子破壊が生じる可 能性は少ない。したがって、この周辺降圧回路に対して 電源レベル判定回路60からの強制活性化信号2PUP を与えてその活性/非活性を制御することにより、半導 40 体記憶装置の内部回路の電源投入時における素子破壊を 防止することができる。

【0249】なお、この図42に示す構成において、電 源レベル判定回路60からの強制活性化信号ZPUP が、センス降圧回路3 s の強制活性化のために用いられ てもよい。

【0250】また、センス基準電圧Vrefsは、周辺 電源電圧Vccpよりも低い電圧レベルであり(安定化 時)、図39または図41に示すCMOSインバータ6

動保持することができる。

【0251】また、NAND回路62の出力信号は、先 の実施の形態4における内部電源回路の内部降圧回路の 電流源トランジスタのゲートへ与えられる。

【0252】[変更例3]図43は、この発明の実施の 形態6の変更例3の構成を概略的に示す図である。この 図43に示す構成においては、電圧レベル制御回路10 は、外部電源電圧Vextの電圧を用いて内部電源電圧 Vintの電圧レベルを検出する電源レベル判定回路7 0を含む。内部電源電圧Vintと外部電源電圧Vex tとが所定の関係を満たすと、電源レベル判定回路70 は、強制活性化信号ZPUPを非活性状態へ駆動する。 この強制活性化信号ZPUPが活性状態の間、降圧回路 3は、降圧動作を行なって、外部電源電圧 Vextか ら、基準電圧Vrefレベルの内部電源電圧Vintを 生成する。

【0253】この図43に示すように、装置内において 最も速いタイミングで安定化する外部電源電圧Vext を用いて内部電源電圧Vintの電圧レベルを検出する ことにより、安定な電圧レベル検出動作が保証される。 【0254】図44は、図43に示す電源レベル判定回 路70の具体的構成を示す図である。図44において、 電源レベル判定回路70は、ノードA5と接地ノードと の間に接続される容量素子70aと、外部電源ノードP Sに与えられる外部電源電圧Vextを一方動作電源電 圧として動作し、ノードA5上の信号を受けるCMOS インパータ70bと、ノードA6上に与えられるСМО Sインバータ70bの出力信号に従って選択的にノード A5と外部電源ノードPSとを結合するpチャネルMO Sトランジスタ70cと、外部電源ノードPSから与え られる外部電源電圧Vextを一方動作電源電圧として 動作し、ノードA6に与えられるCMOSインバータ7 0 bの出力信号を受けるСМОSインパータ70 dと、 CMOSインバータ70bおよび70dの出力信号に応 答して選択的に導通し、内部電源電圧Vintをノード A5に選択的に伝達するCMOSトランスミッションゲ ート70eと、ノードA5およびA6上の信号電圧を比 較し、該比較結果を示す信号をラッチする比較ラッチ回 路70fと、外部電源ノードPSに与えられる外部電源 電圧Vextを一方動作電源電圧として動作し、比較ラ ッチ回路70fの出力ノードA7上の信号を反転して強 制活性化信号2PUPを出力するCMOSインバータ7 0 gを含む。

【0255】CMOSインバータ70b、70dおよび 70gの各々は、外部電源ノードPSと接地ノードとの 間に接続されるpチャネルMOSトランジスタおよびn チャネルMOSトランジスタを含む。CMOSトランス ミッションゲート70eは、CMOSインパータ70b の出力信号をゲートに受けるnチャネルMOSトランジ Oaを、安定化時確実に、その出力信号をLレベルに駆 50 スタと、このnチャネルMOSトランジスタと並列に接

続され、かつそのゲートにCMOSインバータ70dの 出力信号を受けるpチャネルMOSトランジスタを含む。

【0256】比較ラッチ回路70fは、外部電源ノードPSとノードA8との間に接続されかつそのゲートがノードA6に接続されるpチャネルMOSトランジスタQ70と、外部電源ノードPSとノードA7との間に接続されかつそのゲートがノードA5に接続されるnチャネルMOSトランジスタQ71と、ノードA8と接地ノードとの間に接続されかつそのゲートがノードA7に接続10されるnチャネルMOSトランジスタQ72と、ノードA7と接地ノードとの間に接続されかつそのゲートがノードA8に接続されるnチャネルMOSトランジスタQ73を含む。

【0257】電源レベル判定回路70は、さらに、外部電源ノードPSとノードA6との間に接続されかつそのゲートに電源投入検出信号ZPORを受けるpチャネルMOSトランジスタ70hを含む。内部電源電圧Vintは、センス電源回路から出力されるセンス電源電圧Vccsまたは周辺電源回路から出力される周辺電源電圧 20Vccpである。次に、この図44に示す電源レベル判定回路70の動作を、図45に示す信号波形図を参照して説明する。

【0258】時刻t0において電源投入が行なわれ、外 部電源電圧Vextの電圧レベルが上昇する。電源投入 時、電源投入検出信号ZPORがLレベルであり、pチ ャネルMOSトランジスタ70hがオン状態となり、ノ ードA6の電圧レベルが外部電源電圧Vextの電圧レ ベルとともに上昇する。また、ノードA5の電圧レベル は、СМОЅインバータ70bの入力論理しきい値より も低く、CMOSインバータ70bの出力信号も外部電 源電圧Vextの電圧レベルに従って上昇する。一方、 CMOSインパータ70dは、ノードA6の電圧レベル が外部電源電圧Vextの電圧レベルに応じて上昇する ため、内部のpチャネルMOSトランジスタがオフ状態 を維持し、その出力信号は接地電圧レベルのLレベルと なる。したがって、CMOSトランスミッションゲート 70aがオン状態となり、内部電源電圧Vintがノー ドA5へ伝達される。ノードA5には、容量素子70a が接続されており、この内部電源電圧Vintに従って 40 充電され、ノードA5の電圧レベルが緩やかに上昇す る。

【0259】内部電源電圧Vintは、既に説明しているように、外部電源電圧Vextから生成される基準電圧Vrefとの比較に基づいて外部電源電圧Vextから生成される。したがって、電源投入後、この内部電源電圧Vintは、外部電源電圧Vextの電圧レベルに従って基準電圧Vrefの電圧レベルが上昇するため、その電圧レベルも応じて上昇する。

【0260】比較ラッチ回路70fにおいては、ノード 50 がMOSトランジスタQ73を介して放電されてその電

A6の電圧レベルがノードA5の電圧レベルよりも高いため、pチャネルMOSトランジスタQ71のコンダクタンスがpチャネルMOSトランジスタQ70のコンダクタンスよりも大きく、交差結合されたnチャネルMOSトランジスタQ72およびQ73により、ノードA8が接地電圧レベルに保持され、一方、ノードA7が、pチャネルMOSトランジスタQ71からの充電電流により外部電源電圧Vextの電圧レベルの上昇に応じてその電圧レベルが上昇する。したがって、電源投入直後、ノードA7の電圧レベルがCMOSインバータ70dの入力論理しきい値よりも低い時には、強制活性化信号ZPUPは、少し電圧レベルがCMOSインバータ70gにより、一旦上昇するが、すぐに放電され、強制活性化信号ZPUPはLレベルを維持する。

【0261】外部電源電圧Vextが所定の電圧レベルに到達するかまたは所定電圧レベルに到達しかつ安定化すると、時刻t1において電源投入検出信号ZPORがHレベルに立上がり、pチャネルMOSトランジスタ70hがオフ状態となる。この時刻t1においては、外部電源電圧Vextは、所定電圧レベルで安定化しており、ノードA6の電圧レベルも外部電源電圧Vextの電圧レベルで安定化する。この状態においても、CMOSトランスミッションゲート70aはオン状態にあり、ノードA5は、内部電源電圧Vintの電圧レベルの上昇に応じてその電圧レベルが上昇する。比較ラッチ回路70fにおいては、pチャネルMOSトランジスタQ70がオフ状態にあり(ソースおよびゲートの電圧が同じレベルである)、ノードA7がHレベルを維持する。

【0262】内部電源電圧Vintの電圧レベルの上昇に従って、容量素子70aが充電され、ノードA5の電圧レベルが上昇する。このノードA5の電圧レベルが時刻t2においてCMOSインパータ70bの入力論理しきい値よりも高くなると、CMOSインパータ70bの出力信号がLレベルの変化する。これにより、ノードA6が接地電圧レベルへ放電され、pチャネルMOSトランジスタ70cがオン状態となり、ノードA5が外部電源ノードPSに結合され、その電圧レベルが外部電源電圧Vextの電圧レベルに上昇する。このノードA6の電圧レベルの低下に応答して、CMOSインパータ70dの出力信号がHレベルとなり、CMOSインパータ70dの出力信号がHレベルとなり、CMOSトランスミッションゲート70eがオフ状態となり、ノードA5の外部電源電圧Vextが内部電源電圧Vintを供給するノードへ伝達されるのを防止する。

【0263】ノードA6の電圧レベルの低下に応答して、比較ラッチ回路70fにおいては、pチャネルMOSトランジスタQ70がオン状態となり、一方、pチャネルMOSトランジスタQ71がオフ状態となり、ノードA8がpチャネルMOSトランジスタQ70により充電されて、その電圧レベルが上昇し、一方、ノードA3がMOSトランジスタQ73を介して放電されてその電

圧レベルが低下する。ノードA7およびA8の放電および充電は、交差結合されたnチャネルMOSトランジスタQ72およびQ73で構成される増幅回路により高速で行なわれる。ノードA7の電圧レベルの低下に応答して、СMOSインバータ70gからの強制活性化信号2PUPがHレベルに立上がる。これにより、降圧回路3が降圧動作を停止する。

【0264】図44に示す電源レベル判定回路70の構 成においては、ノードA5の電圧レベルがCMOSイン バータ70bの入力論理しきい値よりも高くなると強制 10 活性化信号ZPUPが非活性化される。CMOSインバ ータ70bの入力論理しきい値は、外部電源ノードPS に与えられる外部電源電圧Vextとその内部に含まれ るMOSトランジスタの β の比とにより与えられる。電 源投入後最も早く安定化する外部電源電圧Vextを用 いて内部電源電圧Vintの判定基準電圧レベルを設定 し、そのСМОSインバータ70bの入力論理しきい値 を判定基準として、内部電源電圧Vintが所定の電圧・ レベルに到達したか否かを正確に判定することができ る。これは、СМОSインバータ70bの入力論理しき 20 い値は、外部電源電圧Vextが一定状態に保持された ときには、一定値を保持するためである。ここで、β は、MOSトランジスタのチャネル幅とチャネル長の比 である。

【0265】時刻t0から時刻t2までの間の時間は、CMOSインバータ70bの入力論理しきい値を調整することにより適当な値に設定される。また、これに代えて、CMOSトランスミッションゲート70eと容量素子70aとの間に、抵抗素子を挿入し、ノードA5の電圧レベルの上昇速度を内部電源電圧Vintの電圧レベ30ルの上昇速度と異ならせることにより、強制活性化信号ZPUPの活性時間を調整する構成が用いられてもよい。

【0266】このCMOSインバータ70bの安定化時における入力論理しきい値を、内部電源電圧Vint (VccpまたはVccs)の電圧レベルを規定する基準電圧Vref (Vrefp, Vrefs)の電圧レベルに設定すれば、内部電源線と外部電源ノードとを直接結合することなく、内部電源電圧Vintが所定の基準電圧レベルに到達したときに、降圧回路3の動作を停止 40 させることができる。この場合、また、内部電源電圧Vintは、基準電圧Vrefよりも低い電圧レベルであってもよい。これは、以下の理由による。

【0267】図46は、内部電源回路の要部の構成を概略的に示す図である。図46において、内部電源回路1は、ゲート回路62からの制御信号に応答して選択的に活性/非活性化されて降圧動作を行なう降圧回路3と、常時動作し、基準電圧Vrefに応じた内部電源電圧Vintを生成するスタンパイ降圧回路3の出力ノードは共50

通に結合される。スタンバイ降圧回路3aは、スタンバ イ状態時における内部電源線のリーク電流を保証するた めに設けられており、その駆動電流量は十分小さくされ ている。一方、降圧回路3は、内部回路(周辺回路およ び/またはセンスアンプ回路)動作時における消費電流 を補償するために大きな電流駆動力を有している。した がって、降圧回路3が電源投入時駆動されて、内部電源 電圧Vintの電圧レベルを上昇させ、その後、スタン バイ降圧回路3aのみに従って内部電源電圧Vintの 電圧レベルを所定電圧レベルまで到達させることによ り、スタンバイ降圧回路3aのみを用いて電源投入後内 部電源電圧Vintを所定電圧レベル (基準電圧Vre fの規定するレベル)まで駆動する構成に比べて大幅に 内部電源電圧Vintが安定化するまでに要する時間を 短縮することができる。したがって、この強制活性化信 号ZPUPが非活性化されるタイミングが、内部電源電 圧Vintが基準電圧Vrefよりも低い電圧レベルの ときに設定されても何ら問題はない。

【0268】また、スタンバイ降圧回路3aの構成は、単に活性制御信号に代えて、バイアス電圧が電流源トランジスタのゲートへ与えられるだけであり、それを除いてこれまでに説明した降圧回路と同じ構成を備える。単に電流駆動力が小さくされているだけである。

【0269】以上のように、この発明の実施の形態6に 従えば、電源投入時、内部電源電圧と外部電源電圧との 関係に基づいて降圧回路を強制的に活性状態へ駆動して いるため、内部電源電圧が降圧回路を通して生成され、 内部電源線と外部電源ノードとが結合されるのを防止す ることができ、内部電源線に外部電源電圧が直接印加さ れて電源投入時のノイズなどに起因する高電圧が内部回 路に印加され、素子破壊が生じるのを防止することがで きる。

【0270】[他の適用例]上述の説明においては、各実施の形態1から6が説明されているが、これらは、図1に示す電源レベル制御回路において、適当に組合せて用いられてもよい。また、個々に用いられてもよい。

【0271】また、半導体記憶装置としては、ダイナミック・ランダム・アクセス・メモリが述べられている。しかしながら、このダイナミック・ランダム・アクセス・メモリとしては、標準DRAMおよびクロック信号に同期してデータの入出力を行う同期型半導体記憶装置のいずれであってもよい。

[0272]

【発明の効果】以上のように、この発明に従えば、低消費電流かつ低占有面積で、安定に所望のレベルの内部電源電圧を生成して、内部回路を安定に動作させることができる。

【0273】すなわち、請求項1に係る発明に従えば、 内部電源電圧線に結合される容量素子の容量値を調整す るための手段を設けているため、最小占有面積で、安定

68

に内部電源電圧を所定の電圧レベルに保持することができ、チップ占有面積を低減することができる。

【0274】請求項2に係る発明に従えば、この内部電源回路を、互いに異なる基準電圧を切換えて、それらの基準電圧に応じて内部電源電圧を生成するように構成しているため、この容量素子の充電電圧を、高い電圧レベルに設定することができ、内部回路動作時における内部電源電圧の低下を抑制し、内部回路を安定に動作させることができる。

【0275】請求項3に係る発明に従えば、特定動作モ 10 ード時において、この第1の基準電圧を外部から設定可能にするように構成しているため、第1の基準電圧の最適値を決定することができる。

【0276】請求項4に係る発明に従えば、内部回路が、メモリセルデータを検知し増幅する複数のセンスアンプを含んでおり、センス動作時における電荷を容量素子から供給することができ、センス電源電圧の低下を抑制することができ、安定かつ高速にセンス動作を行なうことができる。

【0277】請求項5に係る発明に従えば、データ出力 20 回路のレベル変換回路へ内部電源電圧を供給しているため、データ出力時におけるレベル変換回路の動作時における電圧低下を抑制することができ、安定かつ高速にデータを出力することができる。

【0278】請求項6に係る発明に従えば、第1の温度 領域で負または0の温度特性を有し、かつこれより高温 側の第2の温度領域で正の温度特性を有する基準電圧を 生成し、この基準電圧に基づいて内部電源電圧を生成し ているため、広い動作範囲にわたって内部回路を安定か つ高速に動作させることができる。

【0279】請求項7に係る発明に従えば、基準電圧を、同一材料で形成される第1および第2の抵抗素子の抵抗比に比例する第1の電圧と、互いに異なる材料で形成される第3および第4の抵抗素子の抵抗比に比例する第2の電圧を生成し、これらの高い方の電圧を選択して基準電圧として生成しているために、容易に、負または0および正の温度特性を有する基準電圧を生成することができる。

【0280】請求項8に係る発明に従えば、MOSトランジスタの電流駆動力の差を抵抗素子で増幅しその電流 40を第2の抵抗素子で電圧に変換して第1の電圧を生成し、同一構成で第3および第4の抵抗素子で第2の電圧を生成しており、所望の温度特性を有しかつ外部電源電圧に依存しない電圧を生成することができる。

【0281】請求項9に係る発明に従えば、第4の抵抗 素子として、ダイオード接続されたMOSトランジスタ を用いているため、その温度特性により、容易に所望の 負の温度特性を有する電圧を生成することができる。

【0282】請求項10に係る発明に従えば、第3の抵抗素子を高融点金属シリサイド、第4の抵抗を高濃度不 50

純物拡散抵抗で形成している。ので、ほぼ温度特性 (温度係数が0の電圧を生成することができる。

【0283】請求項11に係る発明に従えば、第1および第2の電圧のうちの高電圧の電圧を選択する手段として、ソース結合論理を用いるため、容易にかつ正確に、第1および第2の電圧のうちの高い方の電圧に応じた基準電圧を生成することができる。

【0284】請求項12に係る発明に従えば、基準電圧 および内部電源電圧をともにレベル変換し、これらのレ ベル変換された電圧を比較して外部電源ノードから内部 電源線へ電流を供給するように構成しているため、比較 回路を最適領域で動作させることができ、高速応答する 内部電源回路を実現することができる。

【0285】請求項13に係る発明に従えば、レベル変換電圧を受ける比較段を構成するMOSトランジスタ対をそれぞれ接地ノードに結合しているため、比較回路の出力信号の最低到達電位を接地電圧レベルにすることができ、外部電源電圧低下時においても、電流ドライブトランジスタの電流駆動能力の低下を抑制することができ、外部電源電圧の広い範囲にわたって高速に応答する内部電源回路を実現することができる。また、電流ドライブトランジスタの占有面積を増大する必要がなく、回

【0286】請求項14に係る発明に従えば、レベル変換回路を、基準電圧および内部電源電圧を受けるMOSトランジスタと、これらのMOSトランジスタとカレントミラー回路を構成する同一導電型のMOSトランジスタで構成しているため、電流駆動型のレベル変換を行なって、高速でレベル変換された電圧を生成することができ、応答特性に優れたレベル変換回路を実現することができる。

路占有面積の増大を抑制することができる。

【0287】請求項15に係る発明に従えば、直列接続されるMOSトランジスタのゲートを、それぞれ1つMOSトランジスタをおいた接続ノードに接続するように構成しているため、各MOSトランジスタをほぼ同じ動作領域で動作させることができ、被分圧電圧が低い場合においても、安定に動作して、所望の整数比の分圧電圧を生成することができる。

【0288】請求項16に係る発明に従えば、直列接続されるMOSトランジスタのうち隣接する2つのMOSトランジスタのバックゲートを共通にこれらの2つのMOSトランジスタの高電位側の接続ノードに接続するように構成しているため、これらの隣接する2つのMOSトランジスタのバックゲート効果を同じとすることことができ、同じ動作領域で動作させることができ、一定の分圧比の分圧電圧を得ることができる。

【0289】請求項17に係る発明に従えば、1つの基準電圧発生回路からセンスアンプ用の基準電圧および周辺回路用の基準電圧を生成しているため、基準電圧発生回路占有面積を低減することができる。

【0290】請求項18に係る発明に従えば、この基準電圧発生のための抵抗回路として、直列接続されたMOSトランジスタを用いかつこれらのMOSトランジスタの各ゲートを、1つおいたMOSトランジスタの接続ノードに接続しているため、外部電源電圧が動作下限領域近傍の値にあっても、安定に所望のレベルの基準電圧を生成することができる。

【0291】請求項19に係る発明に従えば、動作モード指示信号を1つの経路を形成する遅延チェーンを通して複数の信号を生成し、これらの複数の信号をデコード 10 することにより、動作制御信号を生成して電源降圧回路の動作を制御するように構成しているため、各制御信号に対応して遅延回路を設ける必要がなく、回路素子数を低減することができ、回路占有面積および回路動作時の消費電流を低減することができる。

【0292】請求項20に係る発明に従えば、デコード回路を、内部降圧回路活性化信号と、この活性化された降圧回路の動作電流を所定期間増加させる第2の活性化信号とを生成するように構成しているため、内部回路動作時においてこの降圧回路の動作電流を大きくして、応20答速度を大きくすることができ、安定に所望のレベルの内部電源電圧を生成することができる。

【0293】請求項21に係る発明に従えば、デコード 回路が、動作モード指示信号の活性化および非活性化そ れぞれに応答して第2の活性化信号を活性化しており、 内部回路動作時および内部プリチャージ動作時における 消費電流による内部電源電圧の低下を抑制することがで きる。

【0294】請求項22に係る発明に従えば、降圧動作活性化信号および動作電流増大用活性化信号をともに同30 じ内部降圧回路へ与えているため、たとえば基準電圧切換により、センス電源電圧をオーバドライブする回路を容易に得ることができる。

【0295】また、このセンス電源電圧オーバドライブ時においても、応答速度が高速化されており、正確にセンス電源電圧をオーバドライブ電圧レベルにまで駆動することができる。

【0296】請求項23に係る発明に従えば、降圧動作活性化信号および動作電流増大用活性化信号がそれぞれ別の降圧回路へ与えられており、各内部回路に利用され40る内部電源電圧の特性に応じて、最適な条件で内部降圧回路を動作させることができる。

【0297】請求項24に係る発明に従えば、電流ドライブトランジスタのコンダクタンスを調整する比較回路を、この電流ドライブトランジスタからの供給電流によりその電圧レベルが設定される内部電源電圧のレベルに応じて活性化するように構成しているため、電源投入時において、外部電源ノードを直接内部電源線に結合する必要がなく、内部電源線に不必要な高電圧が印加されるのを防止することができる。

【0298】請求項25に係る発明に従えば、内部電源 電圧と基準電圧との差に従って比較回路を活性化してい るため、正確に比較回路を活性化することができる。

【0299】請求項26に係る発明に従えば、活性化手段は、対応の内部電源電圧生成のための基準電圧と別の基準電圧と内部電源電圧との差に従って比較回路を活性化しているため、所望の電圧レベルに到達するまで、比較回路を活性化することができる。

【0300】請求項27に係る発明に従えば、内部電源 電圧と外部電源電圧との差に応じて比較回路を活性化し ており、内部電源電圧が所定電圧レベルに到達するま で、比較回路を活性化することができる。

【0301】請求項28に係る発明に従えば、この内部 電源電圧と外部電源電圧との差に応じて比較回路を非活 性化するように構成してため、正確に、内部電源電圧が 所定電圧レベルに到達した時点で、比較回路の活性化動 作を停止させることができる。

【図面の簡単な説明】

【図1】 この発明が適用される半導体記憶装置の全体 の構成を概略的に示す図である。

【図2】 この発明の実施の形態1における半導体記憶 装置の要部の構成を示す図である。

【図3】 図2に示す基準電圧の温度特性を示す図である。

【図4】 (A)は、この発明の実施の形態1の変更例の構成を示し、(B)は、(A)に示す抵抗素子を用いたときの基準電圧の温度依存性を示す図である。

【図5】 この発明の実施の形態2に従う半導体記憶装置の要部の構成を示す図である。

「【図6】 図5に示す基準電圧発生回路の構成の一例を 示す図である。

【図7】 図6に示す基準電圧発生回路からの基準電圧 の外部電圧依存性を示す図である。

【図8】 図6に示す定電流源の構成の一例を示す図である。

【図9】 図5に示す基準電圧発生回路の変更例の構成を示す図である。

【図10】 この発明の実施の形態2に従って構成される分圧回路の構成を示す図である。

「図11】 図10に示す分圧回路の出力電圧と入力電 圧の関係を示す図である。

【図12】 この発明の実施の形態3に従う半導体記憶 装置の要部の構成を概略的に示す図である。

【図13】 図12に示すセンスアンプ回路の構成の一例を示す図である。

【図14】 図12に示す回路の動作を示す信号波形図である。

【図15】 この発明の実施の形態3に従う半導体記憶装置のより詳細な構成を示す図である。

50 【図16】 図15に示す周辺基準電圧発生回路の構成

の一例を示す図である。

【図17】 この発明の実施の形態3の変更例の構成を 概略的に示す図である。

【図18】 図15および図17に示す安定化容量の構成をより具体的に示す図である。

【図19】 図18に示すヒューズプログラム回路の構成を示す図である。

【図20】 図15および図17に示す安定化容量の他の構成を示す図である。

【図21】 この発明の実施の形態3の変更例を概略的 10 に示す図である。

【図22】 この発明の実施の形態3の他の用途への適用例を示す図である。

【図23】 この発明の実施の形態3の他の用途への適用例を示す図である。

【図24】 この発明の実施の形態4に従う半導体記憶装置の要部の構成を示す図である。

【図25】 (A)は、図24に示す比較回路の動作を示す信号波形図であり、(B)は、図24に示す電流ドライブトランジスタの駆動電流能力を示す図である。

【図26】 この発明の実施の形態4の変更例の構成を 概略的に示す図である。

【図27】 図26に示すレベル変換回路の動作を示す 信号波形図である。

【図28】 この発明の実施の形態4の変更例2の構成を概略的に示す図である。

【図29】 この発明の実施の形態5に従う半導体記憶装置の要部の構成を概略的に示す図である。

【図30】 図29に示す遅延チェーンおよびデコード 回路の構成を示す図である。

【図31】 図29に示すセンス降圧回路の構成を概略的に示す図である。

【図32】 図30に示す回路の動作を示す信号波形図である。

【図33】 図29に示す切換信号発生部の構成の一例を示す図である。

【図34】 この発明の実施の形態5の変更例の構成を 概略的に示す図である。

【図35】 この発明の実施の形態5の変更例2の構成を概略的に示す図である。

【図36】 図35に示す回路の動作を示す信号波形図である。

【図37】 図35に示す遅延チェーンおよびデコード 回路の構成を概略的に示す図である。

【図38】 この発明の実施の形態6に従う半導体記憶 装置の要部の構成を概略的に示す図である。

【図39】 図38に示す電源レベル判定回路の構成を示す図である。

【図40】 図39に示す電源レベル判定回路の動作を示す信号波形図である。

【図41】 図39に示す電源レベル判定回路の変更例を示す図である。

72.

【図42】 この発明の実施の形態6の変更例2の構成を概略的に示す図である。

【図43】 この発明の実施の形態6の変更例3の構成を概略的に示す図である。

【図44】 図43に示す電源レベル判定回路の構成を示す図である。

【図45】 図44に示す電源レベル判定回路の動作を示す信号波形図である。

【図46】 この発明の実施の形態6の内部電源回路の 構成を概略的に示す図である。

【図47】 従来の半導体記憶装置の全体の構成を概略 的に示す図である。

【図48】 図47に示す内部電源回路の構成を概略的 に示す図である。

【図49】 図48に示す降圧回路の構成を概略的に示す図である。

【図50】 図49に示す降圧回路の出力電圧と外部電 20 源電圧および基準電圧の関係を示す図である。

【図51】 図49に示す降圧回路の動作を示す信号波形図である。

【図52】 図48に示す基準電圧発生回路からの基準 電圧の温度特性を概略的に示す図である。

【図53】 図48に示す降圧回路の具体的構成を示す 図である。


【符号の説明】

1 内部電源回路、10 電圧レベル制御回路、100 メモリセルアレイ、300 センスアンプ回路、2 30 基準電圧発生回路、2 a 第1の電圧発生回路、2 b 第2の電圧発生回路、2c OR回路、3 降圧回路、 3p 周辺降圧回路、3s センス降圧回路、R10~ R14 抵抗素子、CCS 定電流源、Q25~Q2 9, Q30~Q34 MOSトランジスタ、SQ0, S Q1 スイッチングトランジスタ、2s センス基準電 圧発生回路、2p 周辺基準電圧発生回路、4 切換回 路、5 センス電源線、7 安定化容量、SA センス アンプ、9 トランスファゲート、11 テストモード 検出回路、13 パッド(外部ピン端子)、14 モニ 40 タバッド、15 トランスファゲート、FP, FP0~ FPn ヒューズプログラム回路、XT0~XTn ト ランスファゲート、CO~Cn キャパシタ、OBO~ OBn 出力バッファ、30a Vpp1発生回路、3 0b Vpp2発生回路、30c 切換回路、30e 安定化容量、Cd 安定化容量、PDA, PDB パッ ド、3c 比較器、3d 電流ドライブトランジスタ、 35 ローカルレベル変換回路、37 内部電源線、Q 51~Q54 nチャネルMOSトランジスタ、505 a 比較器、505b 電流ドライブトランジスタ、5 05d 内部電源線、50 遅延チェーン、DSW0~ 50


DSW2 遅延切換スイッチ、SSW0, SSW1 出 力選択スイッチ、IV0~IV3 インバータ、NG1 ~NG5 NAND回路、3sa 比較器、3sb電流 ドライブトランジスタ、3sc, 3sd 電流源トラン ジスタ、50a~50c 遅延段、52a, 52c O R回路、52b, 52d, 52g インパータ、52e AND回路、52f, 52h NAND回路、60

電源レベル判定回路、60a,60e CMOSインパータ、60b,60d,MOSトランジスタ、60c CMOSインパータラッチ、60f 遅延回路、62 ゲート回路、70 電源レベル判定回路、70a 容量素子、70b,70d,70g CMOSインパータ、70c,70h MOSトランジスタ、70e トランスファゲート、70f 比較ラッチ回路。


【図1】




[図3]




【図5】




【図8】




【図2】



【図4】




【図7】





R10


【図6】


2















Vint

1

降圧回路



(72)発明者 河野 隆司 東京都千代田区丸の内二丁目 2 番 3 号 三 **菱電機株式**会社内 Fターム(参考) 5B015 AA01 AA04 AA08 BA41 BA51 BA62 CA03 CA04 DA01 FA10 5B024 AA01 AA04 AA07 BA09 BA23 BA27 CA07 CA11 CA21 EA04 5H420 NA31 NB02 NB31 NB37 NC02 NC35 NE23 NE26